提供不导致开口率降低地实现低功耗化的显示装置。像素电路(2)具备:内部节点(N1),其保持施加到显示元件部(21)的像素数据的电压;第1开关电路(22),其至少经由开关元件(T4)将从数据信号线(SL)提供的像素数据的电压转送到内部节点(N1);第2开关电路(23),其将提供给规定的电压提供线(VSL)的电压不经由开关元件(T4)地转送到内部节点(N1);以及控制电路(24),其将与内部节点(N1)所保持的像素数据的电压相应的规定的电压保持在第1电容元件(C1)的一端,并且控制第2开关电路(23)的导通非导通。
1.一种显示装置,其特征在于,在行方向和列方向上分别配置多个像素电路来构成像素电路阵列,上述像素电路具备:显示元件部,其包括单位液晶显示元件;第1内部节点,其构成上述显示元件部的一部分,保持施加到上述显示元件部的2值的像素数据的电压;第1晶体管元件至第4晶体管元件,具有第1端子、第2端子和控制上述第1端子和第2端子间的导通的控制端子;第1开关电路,其至少经由上述第4晶体管元件将从数据信号线提供的上述像素数据的电压转送到上述第1内部节点;第2开关电路,其将提供给规定的电压提供线的电压不经由上述第4晶体管元件转送到上述第1内部节点;以及控制电路,其将与上述第1内部节点所保持的上述像素数据的电压相应的规定的电压保持在第1电容元件的一端,并且控制上述第2开关电路的导通非导通,上述第2开关电路和上述控制电路具备:上述第1晶体管元件至第3晶体管元件;以及上述第1电容元件,上述第2开关电路包括上述第1晶体管元件与上述第3晶体管元件的串联电路,该串联电路串联在上述电压提供线与上述第1内部节点之间,上述控制电路包括上述第2晶体管元件与上述第1电容元件的串联电路,上述第1开关电路的一端与上述数据信号线连接,上述第2开关电路的一端与上述电压提供线连接,上述第1开关电路和第2开关电路的各另一端以及上述第2晶体管元件的第1端子与上述第1内部节点连接,上述第1晶体管元件的控制端子、上述第2晶体管元件的第2端子以及上述第1电容元件的一端在第2内部节点相互连接,上述第1晶体管元件的第1端子或者第2端子与上述第1内部节点连接,上述第2晶体管元件的控制端子与第1控制线连接,上述第3晶体管元件的控制端子与第2控制线连接,上述第1电容元件的另一端与规定的固定电压线连接,上述像素电路阵列中的每列各具备1个上述数据信号线,在配置于同一列的上述像素电路中,上述第1开关电路的一端与共用的上述数据信号线连接,在配置于同一行或者同一列的上述像素电路中,上述第2晶体管元件的控制端子与共用的上述第1控制线连接,在配置于同一行或者同一列的上述像素电路中,上述第3晶体管元件的控制端子与共用的上述第2控制线连接,在配置于同一行或者同一列的上述像素电路中,上述第1电容元件的另一端与共用的上述固定电压线连接,上述显示装置具备:分别地驱动上述数据信号线的数据信号线驱动电路;以及分别地驱动上述第1控制线、第2控制线和上述固定电压线的控制线驱动电路,在上述数据信号线被兼用作上述电压提供线的情况下,上述数据信号线驱动电路驱动上述电压提供线,在上述第1控制线或者上述固定电压线被兼用作上述电压提供线的情况或者上述电压提供线是独立配线的情况下,上述控制线驱动电路驱动上述电压提供线,上述第1开关电路仅由上述第4晶体管元件构成,在上述第4晶体管元件中,第1端子与上述第1内部节点连接,第2端子与上述数据信号线连接,控制端子与扫描信号线连接,按每个上述行各具备1个上述扫描信号线,配置于同一行的上述像素电路与共用的上述扫描信号线连接,上述显示装置具备分别地驱动上述扫描信号线的扫描信号线驱动电路,上述单位液晶显示元件构成为具备:像素电极、相对电极以及被上述像素电极和上述相对电极夹持的液晶层,在上述显示元件部中,上述第1内部节点与上述像素电极直接连接或者通过电压放大器连接,上述显示装置具备对上述相对电极提供电压的相对电极电压提供电路,对于多个上述像素电路,在使上述第1开关电路、上述第2开关电路及上述控制电路工作,使施加到上述像素电极与上述相对电极之间的电压的极性同时反转的自极性反转动作中,作为上述自极性反转动作开始前的初始状态设定动作,上述扫描信号线驱动电路对与上述像素电路阵列内的全部上述像素电路连接的上述扫描信号线施加规定的电压,使上述第4晶体管元件为非导通状态,上述控制线驱动电路对上述第1控制线施加如下规定的电压:规定的电压控制上述第2晶体管元件导通,使上述第1内部节点的电压转送到上述第1电容元件的一端,上述控制线驱动电路对上述固定电压线施加规定的固定电压,上述控制线驱动电路对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压,或者在上述数据信号线不被兼用作上述电压提供线的情况下,对上述电压提供线施加使上述第1晶体管元件为非导通状态的规定的电压,使上述第2开关电路为非导通状态,在上述初始状态设定动作后,上述控制线驱动电路对上述第1控制线施加无论上述第1内部节点为第1电压状态还是第2电压状态,都使上述第2晶体管元件为非导通状态的规定的电压,上述第1晶体管元件在上述第1内部节点处于第1电压状态的情况下为导通状态,在上述第1内部节点处于第2电压状态的情况下为非导通状态,然后,上述扫描信号线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述扫描信号线施加规定的电压振幅的电压脉冲,使上述第4晶体管元件暂时为导通状态之后,返回非导通状态,上述相对电极电压提供电路在上述第2晶体管元件为非导通状态之后、直到上述扫描信号线驱动电路结束上述电压脉冲的施加为止,使对上述相对电极施加的电压在2个电压状态间变化,上述控制线驱动电路至少在上述扫描信号线驱动电路结束上述电压脉冲的施加后的规定期间中对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压,上述数据信号线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述数据信号线至少在上述扫描信号线驱动电路施加上述电压脉冲的期间施加上述第1电压状态的电压,上述数据信号线驱动电路或者上述控制线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述电压提供线在上述控制线驱动电路结束对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压紧前的至少一部分期间中施加上述第2电压状态的电压。
2.根据权利要求1所述的显示装置,其特征在于,在上述第1控制线、上述固定电压线和上述数据信号线中的任一个都不被兼用作上述电压提供线,上述电压提供线是独立配线的情况下,在配置于同一行或者同一列的上述像素电路中,上述第2开关电路的一端与共用的上述电压提供线连接。
3.根据权利要求1所述的显示装置,其特征在于,在对配置于1个选择行的上述像素电路分别地写入上述像素数据的写入动作时,上述扫描信号线驱动电路对上述选择行的上述扫描信号线施加规定的选择行电压,使配置于上述选择行的上述第4晶体管元件为导通状态,对上述选择行以外的上述扫描信号线施加规定的非选择行电压,使配置于上述选择行以外的上述第4晶体管元件为非导通状态,上述数据信号线驱动电路对各个上述数据信号线分别地施加与写入上述选择行的各列的上述像素电路中的像素数据对应的数据电压。
4.根据权利要求3所述的显示装置,其特征在于,在上述写入动作时,上述控制线驱动电路对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压。
5.根据权利要求3所述的显示装置,其特征在于,在上述写入动作时,在上述数据信号线不被兼用作上述电压提供线的情况下,上述控制线驱动电路对上述第1控制线施加使上述第2晶体管元件与上述第1内部节点的电压状态无关地为导通状态的规定的电压,对上述电压提供线施加使上述第1晶体管元件为非导通状态的规定的电压,使上述第2开关电路为非导通状态。
6.根据权利要求3或4所述的显示装置,其特征在于,在上述写入动作时,上述控制线驱动电路对上述第1控制线施加使上述第2晶体管元件为导通状态的规定的电压。
7.根据权利要求3至4中的任一项所述的显示装置,其特征在于,在上述写入动作时,上述控制线驱动电路对上述第1控制线施加使上述第2晶体管元件为非导通状态的规定的电压。
8.根据权利要求3至5中的任一项所述的显示装置,其特征在于,在上述写入动作的结束后,上述扫描信号线驱动电路对与上述像素电路阵列内的全部上述像素电路连接的上述扫描信号线施加规定的电压,使上述第4晶体管元件为非导通状态,上述控制线驱动电路,对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压,或者在上述数据信号线不被兼用作上述电压提供线的情况下,对上述电压提供线施加使上述第1晶体管元件为非导通状态的规定的电压,使上述第2开关电路为非导通状态,对上述第1控制线施加如下规定的电压:规定的电压控制上述第2晶体管元件导通,使上述第1内部节点的电压转送到上述第1电容元件的一端。
9.根据权利要求1、3至5中的任一项所述的显示装置,其特征在于,在上述第1控制线被兼用作上述电压提供线的情况下,在上述初始状态设定动作后,上述控制线驱动电路对上述第1控制线施加上述第2电压状态的电压作为与上述第1内部节点的电压状态无关地使上述第2晶体管元件为非导通状态的规定的电压。
10.根据权利要求1、3至5中的任一项所述的显示装置,其特征在于,在上述固定电压线被兼用作上述电压提供线的情况下,在上述初始状态设定动作中,上述控制线驱动电路施加上述第2电压状态的电压作为上述规定的固定电压。
11.根据权利要求1、3至5中的任一项所述的显示装置,其特征在于,具备第2电容元件,上述第2电容元件的一端与上述第1内部节点连接,另一端与固定电压线连接,在上述固定电压线作为利用通过上述第2电容元件的电容耦合来控制上述第1内部节点的电压的第3控制线发挥功能的情况下,上述扫描信号线驱动电路结束上述电压脉冲的施加后,通过调整上述固定电压线的电压来补偿上述电压脉冲的施加结束时产生的上述第1内部节点的电压变动。
12.一种显示装置,其特征在于,在行方向和列方向上分别配置多个像素电路来构成像素电路阵列,上述像素电路具备:显示元件部,其包括单位液晶显示元件;第1内部节点,其构成上述显示元件部的一部分,保持施加到上述显示元件部的2值的像素数据的电压;第1晶体管元件至第4晶体管元件,其具有第1端子、第2端子和控制上述第1端子和第2端子间的导通的控制端子;第1开关电路,其至少经由上述第4晶体管元件将从数据信号线提供的上述像素数据的电压转送到上述第1内部节点;第2开关电路,其将提供给规定的电压提供线的电压不经由上述第4晶体管元件转送到上述第1内部节点;以及控制电路,其将与上述第1内部节点所保持的上述像素数据的电压相应的规定的电压保持在第1电容元件的一端,并且控制上述第2开关电路的导通非导通,上述第2开关电路和上述控制电路具备:上述第1晶体管元件至第3晶体管元件;以及上述第1电容元件,上述第2开关电路包括上述第1晶体管元件与上述第3晶体管元件的串联电路,该串联电路串联在上述电压提供线与上述第1内部节点之间,上述控制电路包括上述第2晶体管元件与上述第1电容元件的串联电路,上述第1开关电路的一端与上述数据信号线连接,上述第2开关电路的一端与上述电压提供线连接,上述第1开关电路和第2开关电路的各另一端以及上述第2晶体管元件的第1端子与上述第1内部节点连接,上述第1晶体管元件的控制端子、上述第2晶体管元件的第2端子以及上述第1电容元件的一端在第2内部节点相互连接,上述第2晶体管元件的控制端子与第1控制线连接,上述第3晶体管元件的控制端子与第2控制线连接,上述第1电容元件的另一端与规定的固定电压线连接,上述像素电路阵列中的每列各具备1个上述数据信号线,在配置于同一列的上述像素电路中,上述第1开关电路的一端与共用的上述数据信号线连接,在配置于同一行或者同一列的上述像素电路中,上述第2晶体管元件的控制端子与共用的上述第1控制线连接,在配置于同一行或者同一列的上述像素电路中,上述第3晶体管元件的控制端子与共用的上述第2控制线连接,在配置于同一行或者同一列的上述像素电路中,上述第1电容元件的另一端与共用的上述固定电压线连接,上述显示装置具备:分别地驱动上述数据信号线的数据信号线驱动电路;以及分别地驱动上述第1控制线、第2控制线和上述固定电压线的控制线驱动电路,在上述数据信号线被兼用作上述电压提供线的情况下,上述数据信号线驱动电路驱动上述电压提供线,在上述第1控制线或者上述固定电压线被兼用作上述电压提供线的情况或者上述电压提供线是独立配线的情况下,上述控制线驱动电路驱动上述电压提供线,上述第1开关电路包括上述第4晶体管元件与上述第3晶体管元件或者第5晶体管元件的串联电路,上述第5晶体管元件的控制端子与上述第3晶体管元件的控制端子彼此连接,上述第4晶体管元件的控制端子与扫描信号线连接,按每个上述行各具备1个上述扫描信号线和1个上述第2控制线,配置于同一行的上述像素电路与共用的上述扫描信号线及共用的上述第2控制线分别连接,上述显示装置具备分别地驱动上述扫描信号线的扫描信号线驱动电路,上述电压提供线由上述数据信号线兼用或者是独立配线,上述单位液晶显示元件构成为具备:像素电极、相对电极以及被上述像素电极和上述相对电极夹持的液晶层,在上述显示元件部中,上述第1内部节点与上述像素电极直接连接或者通过电压放大器连接,上述显示装置具备对上述相对电极提供电压的相对电极电压提供电路,对于多个上述像素电路,在使上述第1开关电路、上述第2开关电路及上述控制电路工作,使施加到上述像素电极与上述相对电极之间的电压的极性同时反转的自极性反转动作中,作为上述自极性反转动作开始前的初始状态设定动作,上述扫描信号线驱动电路对与上述像素电路阵列内的全部上述像素电路连接的上述扫描信号线施加规定的电压,使上述第4晶体管元件为非导通状态,上述控制线驱动电路对上述第1控制线施加如下规定的电压:规定的电压控制上述第2晶体管元件导通,使上述第1内部节点的电压转送到上述第1电容元件的一端,上述控制线驱动电路对上述固定电压线施加规定的固定电压,上述控制线驱动电路对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压,或者在上述电压提供线是独立配线的情况下,对上述电压提供线施加使上述第1晶体管元件为非导通状态的规定的电压,使上述第2开关电路为非导通状态,在上述初始状态设定动作后,上述控制线驱动电路对上述第1控制线施加无论上述第1内部节点为第1电压状态还是第2电压状态,都使上述第2晶体管元件为非导通状态的规定的电压,上述第1晶体管元件在上述第1内部节点处于第1电压状态的情况下为导通状态,在上述第1内部节点处于第2电压状态的情况下为非导通状态,然后,上述扫描信号线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述扫描信号线施加规定的电压振幅的电压脉冲,使上述第4晶体管元件暂时为导通状态之后,返回非导通状态,上述相对电极电压提供电路在上述第2晶体管元件为非导通状态之后、直到上述扫描信号线驱动电路结束上述电压脉冲的施加为止,使对上述相对电极施加的电压在2个电压状态间变化,上述控制线驱动电路至少在上述扫描信号线驱动电路进行上述电压脉冲的施加中和结束上述电压脉冲的施加后的规定期间中对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压,上述数据信号线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述数据信号线至少在上述扫描信号线驱动电路施加上述电压脉冲的期间施加上述第1电压状态的电压,上述数据信号线驱动电路或者上述控制线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述电压提供线至少在上述扫描信号线驱动电路施加上述电压脉冲的期间施加上述第1电压状态的电压,在上述扫描信号线驱动电路结束上述电压脉冲的施加后、上述控制线驱动电路结束对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压紧前的至少一部分期间中施加上述第2电压状态的电压。
13.根据权利要求12所述的显示装置,其特征在于,在上述第1控制线、上述固定电压线和上述数据信号线中的任一个都不被兼用作上述电压提供线,上述电压提供线是独立配线的情况下,在配置于同一行或者同一列的上述像素电路中,上述第2开关电路的一端与共用的上述电压提供线连接。
14.根据权利要求12所述的显示装置,其特征在于,在对配置于1个选择行的上述像素电路分别地写入上述像素数据的写入动作时,上述扫描信号线驱动电路对上述选择行的上述扫描信号线施加规定的选择行电压,使配置于上述选择行的上述第4晶体管元件为导通状态,对上述选择行以外的上述扫描信号线施加规定的非选择行电压,使配置于上述选择行以外的上述第4晶体管元件为非导通状态,上述控制线驱动电路在使上述第2开关电路为非导通状态下对上述选择行的上述第2控制线施加使上述第3晶体管元件为导通状态的规定的选择电压,对上述选择行以外的上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的非选择电压,上述数据信号线驱动电路对各个上述数据信号线分别地施加与写入上述选择行的各列的上述像素电路中的像素数据对应的数据电压。
15.根据权利要求12所述的显示装置,其特征在于,在对配置于1个选择行的上述像素电路分别地写入上述像素数据的写入动作时,在上述电压提供线是独立配线的情况下,上述扫描信号线驱动电路对上述选择行的上述扫描信号线施加规定的选择行电压,使配置于上述选择行的上述第4晶体管元件为导通状态,对上述选择行以外的上述扫描信号线施加规定的非选择行电压,使配置于上述选择行以外的上述第4晶体管元件为非导通状态,上述控制线驱动电路对上述选择行的上述第2控制线施加使上述第3晶体管元件为导通状态的规定的选择电压,对上述第1控制线施加使上述第2晶体管元件与上述第1内部节点的电压状态无关地为导通状态的规定的电压,对上述电压提供线施加使上述第1晶体管元件为非导通状态的规定的电压,使上述第2开关电路为非导通状态,上述数据信号线驱动电路对各个上述数据信号线分别地施加与写入上述选择行的各列的上述像素电路中的像素数据对应的数据电压。
16.根据权利要求14所述的显示装置,其特征在于,在上述写入动作时,上述控制线驱动电路对上述第1控制线施加使上述第2晶体管元件为导通状态的规定的电压。
17.根据权利要求14所述的显示装置,其特征在于,在上述写入动作时,上述控制线驱动电路对上述第1控制线施加使上述第2晶体管元件为非导通状态的规定的电压。
18.根据权利要求14或15所述的显示装置,其特征在于,在上述写入动作的结束后,上述扫描信号线驱动电路对与上述像素电路阵列内的全部上述像素电路连接的上述扫描信号线施加规定的电压,使上述第4晶体管元件为非导通状态,上述控制线驱动电路,对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压,或者在上述数据信号线不被兼用作上述电压提供线的情况下,对上述电压提供线施加使上述第1晶体管元件为非导通状态的规定的电压,使上述第2开关电路为非导通状态,对上述第1控制线施加如下规定的电压:规定的电压控制上述第2晶体管元件导通,使上述第1内部节点的电压转送到上述第1电容元件的一端。
19.根据权利要求12、14至15中的任一项所述的显示装置,其特征在于,具备第2电容元件,上述第2电容元件的一端与上述第1内部节点连接,另一端与固定电压线连接,在上述固定电压线作为利用通过上述第2电容元件的电容耦合来控制上述第1内部节点的电压的第3控制线发挥功能的情况下,上述扫描信号线驱动电路结束上述电压脉冲的施加后,通过调整上述固定电压线的电压来补偿上述电压脉冲的施加结束时产生的上述第1内部节点的电压变动。
20.根据权利要求12、14至15中的任一项所述的显示装置,其特征在于,在上述初始状态设定动作后的上述一系列动作结束后,上述控制线驱动电路,对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压,或者在上述数据信号线不被兼用作上述电压提供线的情况下,对上述电压提供线施加使上述第1晶体管元件为非导通状态的规定的电压,使上述第2开关电路为非导通状态,对上述第1控制线施加如下规定的电压:规定的电压控制上述第2晶体管元件导通,使上述第1内部节点的电压转送到上述第1电容元件的一端。技术领域
本发明涉及像素电路和具备该像素电路的显示装置,特别涉及有源矩阵型的液晶显示装置。
背景技术
在便携电话、便携式游戏机等便携用终端中,一般使用液晶显示装置作为其显示单元。另外,便携电话等是由电池驱动的,因此强烈要求功耗的减少。因此,将需要常时显示的内容(时刻、电池余量等)显示于反射型子面板。另外,最近开始要求用同一主面板来兼顾全彩色显示的通常显示和反射型的常时显示。图27示出一般的有源矩阵型的液晶显示装置的像素电路的等效电路。另外,图28示出m×n像素的有源矩阵型的液晶显示装置的电路配置例。如图28所示,在m个源极线(数据信号线)与n个扫描线(扫描信号线)的各交点设有包括薄膜晶体管(TFT)的开关元件,如图27所示,液晶元件LC和保持电容Cs通过TFT并联地连接。液晶元件LC包括在像素电极与相对电极(共用电极)之间设有液晶层的层叠结构。此外,在图28中,各像素电路仅简略显示了TFT和像素电极(黑色的矩形部分)。保持电容Cs的一端与像素电极连接,另一端与电容线LCs连接,使保持于像素电极的像素数据的电压稳定化。保持电容Cs具有抑制由于TFT的漏电电流、液晶分子所具有的介电常数各向异性导致在黑显示和白显示时液晶元件LC的电容量发生变动以及通过像素电极与周边配线间的寄生电容产生的电压变动等引起保持于像素电极的像素数据的电压发生变动的效果。通过依次控制扫描线的电压,与1个扫描线连接的TFT为导通状态,将以扫描线为单位提供给各源极线的像素数据的电压写入对应的像素电极。在全彩色显示的通常显示中,即使在显示内容为静止图像的情况下,也按每1帧使对液晶元件LC施加的电压极性每次反转来对相同的像素反复写入相同的显示内容,由此更新保持于像素电极的像素数据的电压,将像素数据的电压变动抑制为最小限度,保证高质量的静止图像的显示。用于驱动液晶显示装置的功耗大致受源极驱动器用于进行源极线驱动的功耗支配,大体上能由以下的数学式1示出的关系式表示。在数学式1中,P表示功耗,f表示刷新率(每单位时间的1帧的量的刷新动作次数),C表示由源极驱动器驱动的负载电容,V表示源极驱动器的驱动电压,n表示扫描线数,m表示源极线数。在此,所谓刷新动作,是指通过像素数据的再写入来消除与对液晶元件LC施加的像素数据相应的电压(绝对值)中产生的变动,复原为与像素数据相应的本来的电压状态的动作。(数学式1)P∝f·C·V2·n·m然而,在常时显示的情况下,由于显示内容是静止图像,因此并不一定需要按每1帧更新像素数据的电压。因此,为了进一步减少液晶显示装置的功耗,降低该常时显示时的刷新频率。但是,当降低刷新频率时,由TFT的漏电电流导致保持于像素电极的像素数据电压发生变动。另外,各帧期间的平均电位也会降低,因此该电压变动成为各像素的显示亮度(液晶的透射率)的变动,会被观测为闪烁。另外,也可能会导致无法得到足够的对比度等显示质量的降低。在此,作为在电池余量、时刻显示等静止图像的常时显示中,同时实现由于降低刷新频率而造成显示质量降低的问题和低功耗化的方法,例如公开了下述专利文献1记载的构成。在专利文献1公开的构成中,能进行透射型和反射型这两种功能的液晶显示,而且,在能进行反射型的液晶显示的像素区域内的像素电路中具有存储部。该存储部将应显示于反射型液晶的显示部中的信息保持为电压信号。在进行反射型的液晶显示时,像素电路读出保持在存储部内的电压,由此显示与该电压相应的信息。在专利文献1中,上述存储部包括SRAM,上述电压信号被静态地保持,因此不需要刷新动作,能同时实现维持显示质量和低功耗化。现有技术文献专利文献专利文献1:特开2007-334224号公报
发明内容
发明要解决的问题但是,在便携电话等中所使用的液晶显示装置中,在采用上述构成的情况下,除了在通常动作时用于保持作为模拟信息的各像素数据的电压的保持电容以外,还需要按每像素或者每像素群具备用于存储像素数据的存储部。由此,应形成于构成液晶显示装置的显示部的阵列基板(有源矩阵基板)的元件数、信号线数增加,因此会降低透射模式下的开口率。另外,在与上述存储部一起设置用于对液晶进行交流驱动的极性反转驱动电路的情况下,会进一步导致开口率的降低。当这样增加元件数、信号线数造成开口率降低时,通常显示模式下的显示图像的亮度会降低。在液晶显示装置中,在常时显示的静止图像的显示中,除了像素电极的电压变动的问题以外,还会发生如下问题:当对像素电极与相对电极间继续施加相同极性的电压时,在液晶层中包含的微量的离子性杂质集中到像素电极和相对电极中的任一方侧,由此在显示画面整体中发生残影。因此,除了上述刷新动作以外,还需要使施加到像素电极与相对电极间的电压的极性反转的极性反转动作。在通常显示和常时显示中的任一情况下,在静止图像的显示中,在该极性反转动作中,都会将1帧的量的像素数据存储到帧存储器,对与该像素数据相应的电压进行使以相对电极为基准的极性每次反转并且反复写入的动作。因此,如上述那样,需要从外部驱动扫描线和源极线,将以扫描线为单位提供给各源极线的像素数据的电压写入各像素电极的动作。因此,在要求低功耗动作的常时显示中,当从外部驱动扫描线和源极线来进行极性反转动作时,与上述刷新动作相比,像素电极的电压振幅较大,因此会带来更大的电力消耗。本发明是鉴于上述问题而完成的,其目的在于提供不导致开口率的降低并且能以低功耗防止液晶的恶化和显示质量的降低的像素电路和显示装置。用于解决问题的方案为了实现上述目的,本发明提供一种显示装置,其特征在于,在行方向和列方向上分别配置多个像素电路来构成像素电路阵列,上述像素电路具备:显示元件部,其包括单位液晶显示元件;第1内部节点,其构成上述显示元件部的一部分,保持施加到上述显示元件部的2值的像素数据的电压;第1晶体管元件至第4晶体管元件,具有第1端子、第2端子和控制上述第1端子和第2端子间的导通的控制端子;第1开关电路,其至少经由上述第4晶体管元件将从数据信号线提供的上述像素数据的电压转送到上述第1内部节点;第2开关电路,其将提供给规定的电压提供线的电压不经由上述第4晶体管元件转送到上述第1内部节点;以及控制电路,其将与上述第1内部节点所保持的上述像素数据的电压相应的规定的电压保持在第1电容元件的一端,并且控制上述第2开关电路的导通非导通,上述第2开关电路和上述控制电路具备:上述第1晶体管元件至第3晶体管元件;以及上述第1电容元件,上述第2开关电路包括上述第1晶体管元件与上述第3晶体管元件的串联电路,该串联电路串联在上述电压提供线与上述第1内部节点之间,上述控制电路包括上述第2晶体管元件与上述第1电容元件的串联电路,上述第1开关电路的一端与上述数据信号线连接,上述第2开关电路的一端与上述电压提供线连接,上述第1开关电路和第2开关电路的各另一端以及上述第2晶体管元件的第1端子与上述第1内部节点连接,上述第1晶体管元件的控制端子、上述第2晶体管元件的第2端子以及上述第1电容元件的一端在第2内部节点相互连接,上述第1晶体管元件的第1端子或者第2端子与上述第1内部节点连接,上述第2晶体管元件的控制端子与第1控制线连接,上述第3晶体管元件的控制端子与第2控制线连接,上述第1电容元件的另一端与规定的固定电压线连接,上述像素电路阵列中的每列各具备1个上述数据信号线,在配置于同一列的上述像素电路中,上述第1开关电路的一端与共用的上述数据信号线连接,在配置于同一行或者同一列的上述像素电路中,上述第2晶体管元件的控制端子与共用的上述第1控制线连接,在配置于同一行或者同一列的上述像素电路中,上述第3晶体管元件的控制端子与共用的上述第2控制线连接,在配置于同一行或者同一列的上述像素电路中,上述第1电容元件的另一端与共用的上述固定电压线连接,上述显示装置具备:分别地驱动上述数据信号线的数据信号线驱动电路;以及分别地驱动上述第1控制线、第2控制线和上述固定电压线的控制线驱动电路,在上述数据信号线被兼用作上述电压提供线的情况下,上述数据信号线驱动电路驱动上述电压提供线,在上述第1控制线或者上述固定电压线被兼用作上述电压提供线的情况或者上述电压提供线是独立配线的情况下,上述控制线驱动电路驱动上述电压提供线,上述第1开关电路仅由上述第4晶体管元件构成,在上述第4晶体管元件中,第1端子与上述第1内部节点连接,第2端子与上述数据信号线连接,控制端子与扫描信号线连接,按每个上述行各具备1个上述扫描信号线,配置于同一行的上述像素电路与共用的上述扫描信号线连接,具备分别地驱动上述扫描信号线的扫描信号线驱动电路,上述单位液晶显示元件构成为具备:像素电极、相对电极以及被上述像素电极和上述相对电极夹持的液晶层,在上述显示元件部中,上述第1内部节点与上述像素电极直接连接或者通过电压放大器连接,上述显示装置具备对上述相对电极提供电压的相对电极电压提供电路,对于多个上述像素电路,在使上述第1开关电路、上述第2开关电路及上述控制电路工作,使施加到上述像素电极与上述相对电极之间的电压的极性同时反转的自极性反转动作中,作为上述自极性反转动作开始前的初始状态设定动作,上述扫描信号线驱动电路对与上述像素电路阵列内的全部上述像素电路连接的上述扫描信号线施加规定的电压,使上述第4晶体管元件为非导通状态,上述控制线驱动电路对上述第1控制线施加如下规定的电压:规定的电压控制上述第2晶体管元件导通,使上述第1内部节点的电压转送到上述第1电容元件的一端,上述控制线驱动电路对上述固定电压线施加规定的固定电压,上述控制线驱动电路对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压,或者在上述数据信号线不被兼用作上述电压提供线的情况下,对上述电压提供线施加使上述第1晶体管元件为非导通状态的规定的电压,使上述第2开关电路为非导通状态,在上述初始状态设定动作后,上述控制线驱动电路对上述第1控制线施加无论上述第1内部节点为第1电压状态还是第2电压状态,都使上述第2晶体管元件为非导通状态的规定的电压,上述第1晶体管元件在上述第1内部节点处于第1电压状态的情况下为导通状态,在上述第1内部节点处于第2电压状态的情况下为非导通状态,然后,上述扫描信号线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述扫描信号线施加规定的电压振幅的电压脉冲,使上述第4晶体管元件暂时为导通状态之后,返回非导通状态,上述相对电极电压提供电路在上述第2晶体管元件为非导通状态之后、直到上述扫描信号线驱动电路结束上述电压脉冲的施加为止,使对上述相对电极施加的电压在2个电压状态间变化,上述控制线驱动电路至少在上述扫描信号线驱动电路结束上述电压脉冲的施加后的规定期间中对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压,上述数据信号线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述数据信号线至少在上述扫描信号线驱动电路施加上述电压脉冲的期间施加上述第1电压状态的电压,上述数据信号线驱动电路或者上述控制线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述电压提供线在上述控制线驱动电路结束对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压紧前的至少一部分期间中施加上述第2电压状态的电压。而且,优选上述特征的像素电路具备第2电容元件,上述第2电容元件的一端与上述第1内部节点连接,另一端与固定电压线连接,上述固定电压线作为利用通过上述第2电容元件的电容耦合来控制上述第1内部节点的电压发挥第3控制线的功能。而且,优选在上述特征的像素电路中,上述开关元件包括具有第1端子、第2端子和控制上述第1端子和第2端子间的导通的控制端子的第4晶体管元件,上述第4晶体管元件的控制端子与扫描信号线连接。优选在上述特征的像素电路中,上述第1开关电路仅由上述开关元件构成,上述第1开关电路包括上述开关元件与上述第3晶体管元件或者第5晶体管元件的串联电路,上述第5晶体管元件的控制端子与上述第3晶体管元件的控制端子彼此连接。而且,在上述特征的像素电路中,在上述第1开关电路仅由上述开关元件构成的情况下,优选上述第1控制线或者上述固定电压线被兼用作上述电压提供线。而且,优选在上述特征的像素电路中,上述数据信号线被兼用作上述电压提供线。而且,为了实现上述目的,本发明提供一种显示装置,其第1特征在于,在行方向和列方向上分别配置多个像素电路来构成像素电路阵列,上述像素电路具备:显示元件部,其包括单位液晶显示元件;第1内部节点,其构成上述显示元件部的一部分,保持施加到上述显示元件部的2值的像素数据的电压;第1晶体管元件至第4晶体管元件,其具有第1端子、第2端子和控制上述第1端子和第2端子间的导通的控制端子;第1开关电路,其至少经由上述第4晶体管元件将从数据信号线提供的上述像素数据的电压转送到上述第1内部节点;第2开关电路,其将提供给规定的电压提供线的电压不经由上述第4晶体管元件转送到上述第1内部节点;以及控制电路,其将与上述第1内部节点所保持的上述像素数据的电压相应的规定的电压保持在第1电容元件的一端,并且控制上述第2开关电路的导通非导通,上述第2开关电路和上述控制电路具备:上述第1晶体管元件至第3晶体管元件;以及上述第1电容元件,上述第2开关电路包括上述第1晶体管元件与上述第3晶体管元件的串联电路,该串联电路串联在上述电压提供线与上述第1内部节点之间,上述控制电路包括上述第2晶体管元件与上述第1电容元件的串联电路,上述第1开关电路的一端与上述数据信号线连接,上述第2开关电路的一端与上述电压提供线连接,上述第1开关电路和第2开关电路的各另一端以及上述第2晶体管元件的第1端子与上述第1内部节点连接,上述第1晶体管元件的控制端子、上述第2晶体管元件的第2端子以及上述第1电容元件的一端在第2内部节点相互连接,上述第2晶体管元件的控制端子与第1控制线连接,上述第3晶体管元件的控制端子与第2控制线连接,上述第1电容元件的另一端与规定的固定电压线连接,上述像素电路阵列中的每列各具备1个上述数据信号线,在配置于同一列的上述像素电路中,上述第1开关电路的一端与共用的上述数据信号线连接,在配置于同一行或者同一列的上述像素电路中,上述第2晶体管元件的控制端子与共用的上述第1控制线连接,在配置于同一行或者同一列的上述像素电路中,上述第3晶体管元件的控制端子与共用的上述第2控制线连接,在配置于同一行或者同一列的上述像素电路中,上述第1电容元件的另一端与共用的上述固定电压线连接,上述显示装置具备:分别地驱动上述数据信号线的数据信号线驱动电路;以及分别地驱动上述第1控制线、第2控制线和上述固定电压线的控制线驱动电路,在上述数据信号线被兼用作上述电压提供线的情况下,上述数据信号线驱动电路驱动上述电压提供线,在上述第1控制线或者上述固定电压线被兼用作上述电压提供线的情况或者上述电压提供线是独立配线的情况下,上述控制线驱动电路驱动上述电压提供线,上述第1开关电路包括上述第4晶体管元件与上述第3晶体管元件或者第5晶体管元件的串联电路,上述第5晶体管元件的控制端子与上述第3晶体管元件的控制端子彼此连接,上述第4晶体管元件的控制端子与扫描信号线连接,按每个上述行各具备1个上述扫描信号线和1个上述第2控制线,配置于同一行的上述像素电路与共用的上述扫描信号线及共用的上述第2控制线分别连接,具备分别地驱动上述扫描信号线的扫描信号线驱动电路,上述电压提供线由上述数据信号线兼用或者是独立配线,上述单位液晶显示元件构成为具备:像素电极、相对电极以及被上述像素电极和上述相对电极夹持的液晶层,在上述显示元件部中,上述第1内部节点与上述像素电极直接连接或者通过电压放大器连接,具备对上述相对电极提供电压的相对电极电压提供电路,对于多个上述像素电路,在使上述第1开关电路、上述第2开关电路及上述控制电路工作,使施加到上述像素电极与上述相对电极之间的电压的极性同时反转的自极性反转动作中,作为上述自极性反转动作开始前的初始状态设定动作,上述扫描信号线驱动电路对与上述像素电路阵列内的全部上述像素电路连接的上述扫描信号线施加规定的电压,使上述第4晶体管元件为非导通状态,上述控制线驱动电路对上述第1控制线施加如下规定的电压:规定的电压控制上述第2晶体管元件导通,使上述第1内部节点的电压转送到上述第1电容元件的一端,上述控制线驱动电路对上述固定电压线施加规定的固定电压,上述控制线驱动电路对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压,或者在上述电压提供线是独立配线的情况下,对上述电压提供线施加使上述第1晶体管元件为非导通状态的规定的电压,使上述第2开关电路为非导通状态,在上述初始状态设定动作后,上述控制线驱动电路对上述第1控制线施加无论上述第1内部节点为第1电压状态还是第2电压状态,都使上述第2晶体管元件为非导通状态的规定的电压,上述第1晶体管元件在上述第1内部节点处于第1电压状态的情况下为导通状态,在上述第1内部节点处于第2电压状态的情况下为非导通状态,然后,上述扫描信号线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述扫描信号线施加规定的电压振幅的电压脉冲,使上述第4晶体管元件暂时为导通状态之后,返回非导通状态,上述相对电极电压提供电路在上述第2晶体管元件为非导通状态之后、直到上述扫描信号线驱动电路结束上述电压脉冲的施加为止,使对上述相对电极施加的电压在2个电压状态间变化,上述控制线驱动电路至少在上述扫描信号线驱动电路进行上述电压脉冲的施加中和结束上述电压脉冲的施加后的规定期间中对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压,上述数据信号线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述数据信号线至少在上述扫描信号线驱动电路施加上述电压脉冲的期间施加上述第1电压状态的电压,上述数据信号线驱动电路或者上述控制线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述电压提供线至少在上述扫描信号线驱动电路施加上述电压脉冲的期间施加上述第1电压状态的电压,在上述扫描信号线驱动电路结束上述电压脉冲的施加后、上述控制线驱动电路结束对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压紧前的至少一部分期间中施加上述第2电压状态的电压。而且,优选在上述第1特征的显示装置中,在上述第1控制线、上述固定电压线和上述数据信号线中的任一个都不被兼用作上述电压提供线,上述电压提供线是独立配线的情况下,在配置于同一行或者同一列的上述像素电路中,上述第2开关电路的一端与共用的上述电压提供线连接。而且,在上述第1特征的显示装置中,其第2特征在于,上述第1开关电路仅由上述开关元件构成,上述开关元件包括具有第1端子、第2端子和控制上述第1端子和第2端子间的导通的控制端子的第4晶体管元件,在上述第4晶体管元件中,第1端子与上述第1内部节点连接,第2端子与上述数据信号线连接,控制端子与扫描信号线连接,按每个上述行各具备1个上述扫描信号线,配置于同一行的上述像素电路与共用的上述扫描信号线连接,具备分别地驱动上述扫描信号线的扫描信号线驱动电路。而且,在上述第1特征的显示装置中,其第3特征在于,上述第1开关电路包括上述开关元件与上述第3晶体管元件或者第5晶体管元件的串联电路,上述开关元件包括具有第1端子、第2端子和控制上述第1端子和第2端子间的导通的控制端子的第4晶体管元件,上述第5晶体管元件的控制端子与上述第3晶体管元件的控制端子彼此连接,上述第4晶体管元件的控制端子与扫描信号线连接,按每个上述行各具备1个上述扫描信号线和1个上述第2控制线,配置于同一行的上述像素电路与共用的上述扫描信号线及共用的上述第2控制线分别连接,具备分别地驱动上述扫描信号线的扫描信号线驱动电路,上述电压提供线由上述数据信号线兼用或者是独立配线。在上述第2特征的显示装置中,其第4特征在于,在对配置于1个选择行的上述像素电路分别地写入上述像素数据的写入动作时,上述扫描信号线驱动电路对上述选择行的上述扫描信号线施加规定的选择行电压,使配置于上述选择行的上述第4晶体管元件为导通状态,对上述选择行以外的上述扫描信号线施加规定的非选择行电压,使配置于上述选择行以外的上述第4晶体管元件为非导通状态,上述数据信号线驱动电路对各个上述数据信号线分别地施加与写入上述选择行的各列的上述像素电路中的像素数据对应的数据电压。而且,优选在上述第4特征的显示装置中,在上述写入动作时,上述控制线驱动电路对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压,或者在上述数据信号线不被兼用作上述电压提供线的情况下,对上述第1控制线施加使上述第2晶体管元件与上述第1内部节点的电压状态无关地为导通状态的规定的电压,对上述电压提供线施加使上述第1晶体管元件为非导通状态的规定的电压,使上述第2开关电路为非导通状态。在上述第3特征的显示装置中,在对配置于1个选择行的上述像素电路分别地写入上述像素数据的写入动作时,上述扫描信号线驱动电路对上述选择行的上述扫描信号线施加规定的选择行电压,使配置于上述选择行的上述第4晶体管元件为导通状态,对上述选择行以外的上述扫描信号线施加规定的非选择行电压,使配置于上述选择行以外的上述第4晶体管元件为非导通状态,上述控制线驱动电路在使上述第2开关电路为非导通状态下对上述选择行的上述第2控制线施加使上述第3晶体管元件为导通状态的规定的选择电压,对上述选择行以外的上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的非选择电压,上述数据信号线驱动电路对各个上述数据信号线分别地施加与写入上述选择行的各列的上述像素电路中的像素数据对应的数据电压。或者,在上述电压提供线是独立配线的情况下,上述扫描信号线驱动电路对上述选择行的上述扫描信号线施加规定的选择行电压,使配置于上述选择行的上述第4晶体管元件为导通状态,对上述选择行以外的上述扫描信号线施加规定的非选择行电压,使配置于上述选择行以外的上述第4晶体管元件为非导通状态,上述控制线驱动电路对上述选择行的上述第2控制线施加使上述第3晶体管元件为导通状态的规定的选择电压,对上述第1控制线施加使上述第2晶体管元件与上述第1内部节点的电压状态无关地为导通状态的规定的电压,对上述电压提供线施加使上述第1晶体管元件为非导通状态的规定的电压,使上述第2开关电路为非导通状态,上述数据信号线驱动电路对各个上述数据信号线分别地施加与写入上述选择行的各列的上述像素电路中的像素数据对应的数据电压。而且,在上述第4特征或者第5特征的显示装置中,在上述写入动作时,上述控制线驱动电路也可以对上述第1控制线施加使上述第2晶体管元件为导通状态的规定的电压,另外,也可以对上述第1控制线施加使上述第2晶体管元件为非导通状态的规定的电压。而且,优选在上述第4特征或者第5特征的显示装置中,在上述写入动作的结束后,上述扫描信号线驱动电路对与上述像素电路阵列内的全部上述像素电路连接的上述扫描信号线施加规定的电压,使上述第4晶体管元件为非导通状态,上述控制线驱动电路对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压,或者在上述数据信号线不被兼用作上述电压提供线的情况下,对上述电压提供线施加使上述第1晶体管元件为非导通状态的规定的电压,使上述第2开关电路为非导通状态,对上述第1控制线施加如下规定的电压:规定的电压控制上述第2晶体管元件导通。而且,在上述第2或者第4特征的显示装置中,其第6特征在于,上述单位液晶显示元件构成为具备:像素电极、相对电极以及被上述像素电极和上述相对电极夹持的液晶层,在上述显示元件部中,上述第1内部节点与上述像素电极直接连接或者通过电压放大器连接,具备对上述相对电极提供电压的相对电极电压提供电路,对于多个上述像素电路,在使上述第1开关电路、上述第2开关电路及上述控制电路工作,使施加到上述像素电极与上述相对电极之间的电压的极性同时反转的自极性反转动作中,作为上述自极性反转动作开始前的初始状态设定动作,上述扫描信号线驱动电路对与上述像素电路阵列内的全部上述像素电路连接的上述扫描信号线施加规定的电压,使上述第4晶体管元件为非导通状态,上述控制线驱动电路对上述第1控制线施加如下规定的电压:规定的电压控制上述第2晶体管元件导通,使上述第1内部节点的电压转送到上述第1电容元件的一端,上述控制线驱动电路对上述固定电压线施加规定的固定电压,上述控制线驱动电路对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压,或者在上述数据信号线不被兼用作上述电压提供线的情况下,对上述电压提供线施加使上述第1晶体管元件为非导通状态的规定的电压,使上述第2开关电路为非导通状态,在上述初始状态设定动作后,上述控制线驱动电路对上述第1控制线施加无论上述第1内部节点为上述第1电压状态还是第2电压状态,都使上述第2晶体管元件为非导通状态的规定的电压,然后,上述扫描信号线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述扫描信号线施加规定的电压振幅的电压脉冲,使上述第4晶体管元件暂时为导通状态之后,返回非导通状态,上述相对电极电压提供电路在上述第2晶体管元件为非导通状态之后、直到上述扫描信号线驱动电路结束上述电压脉冲的施加为止,使对上述相对电极施加的电压在2个电压状态间变化,上述控制线驱动电路至少在上述扫描信号线驱动电路结束上述电压脉冲的施加后的规定期间中对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压,上述数据信号线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述数据信号线至少在上述扫描信号线驱动电路施加上述电压脉冲的期间施加上述第1电压状态的电压,上述数据信号线驱动电路或者上述控制线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述电压提供线在上述控制线驱动电路结束对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压紧前的至少一部分期间中施加上述第2电压状态的电压。进一步优选在上述第6特征的显示装置中,在上述第1控制线被兼用作上述电压提供线的情况下,在上述初始状态设定动作后,上述控制线驱动电路对上述第1控制线施加上述第2电压状态的电压作为与上述第1内部节点的电压状态无关地使上述第2晶体管元件为非导通状态的规定的电压。进一步优选在上述第6特征的显示装置中,在上述固定电压线被兼用作上述电压提供线的情况下,在上述初始状态设定动作中,上述控制线驱动电路施加上述第2电压状态的电压作为上述规定的固定电压。进一步优选在上述第6特征的显示装置中,具备第2电容元件,上述第2电容元件的一端与上述第1内部节点连接,另一端与固定电压线连接,在上述固定电压线作为利用通过上述第2电容元件的电容耦合来控制上述第1内部节点的电压发挥第3控制线的功能的情况下,上述扫描信号线驱动电路结束上述电压脉冲的施加后,通过调整上述固定电压线的电压来补偿上述电压脉冲的施加结束时产生的上述第1内部节点的电压变动。而且,在上述第3特征或者第5特征的显示装置中,其第7特征在于,上述单位液晶显示元件构成为具备:像素电极、相对电极以及被上述像素电极和上述相对电极夹持的液晶层,在上述显示元件部中,上述第1内部节点与上述像素电极直接连接或者通过电压放大器连接,具备对上述相对电极提供电压的相对电极电压提供电路,对于多个上述像素电路,在使上述第1开关电路、上述第2开关电路及上述控制电路工作,使施加到上述像素电极与上述相对电极之间的电压的极性同时反转的自极性反转动作中,作为上述自极性反转动作开始前的初始状态设定动作,上述扫描信号线驱动电路对与上述像素电路阵列内的全部上述像素电路连接的上述扫描信号线施加规定的电压,使上述第4晶体管元件为非导通状态,上述控制线驱动电路对上述第1控制线施加如下规定的电压:规定的电压控制上述第2晶体管元件导通,使上述第1内部节点的电压转送到上述第1电容元件的一端,上述控制线驱动电路对上述固定电压线施加规定的固定电压,上述控制线驱动电路对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压,或者在上述电压提供线是独立配线的情况下,对上述电压提供线施加使上述第1晶体管元件为非导通状态的规定的电压,使上述第2开关电路为非导通状态,在上述初始状态设定动作后,上述控制线驱动电路对上述第1控制线施加无论上述第1内部节点为上述第1电压状态还是第2电压状态,都使上述第2晶体管元件为非导通状态的规定的电压,然后,上述扫描信号线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述扫描信号线施加规定的电压振幅的电压脉冲,使上述第4晶体管元件暂时为导通状态之后,返回非导通状态,上述相对电极电压提供电路在上述第2晶体管元件为非导通状态之后、直到上述扫描信号线驱动电路结束上述电压脉冲的施加为止,使对上述相对电极施加的电压在2个电压状态间变化,上述控制线驱动电路至少在上述扫描信号线驱动电路进行上述电压脉冲的施加中和结束上述电压脉冲的施加后的规定期间中对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压,上述数据信号线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述数据信号线至少在上述扫描信号线驱动电路施加上述电压脉冲的期间施加上述第1电压状态的电压,上述数据信号线驱动电路或者上述控制线驱动电路对与上述自极性反转动作对象的多个上述像素电路连接的全部上述电压提供线至少在上述扫描信号线驱动电路施加上述电压脉冲的期间施加上述第1电压状态的电压,在上述扫描信号线驱动电路结束上述电压脉冲的施加后、上述控制线驱动电路结束对上述第2控制线施加使上述第3晶体管元件为导通状态的规定的电压紧前的至少一部分期间中施加上述第2电压状态的电压。进一步优选在上述第7特征的显示装置中,具备第2电容元件,上述第2电容元件的一端与上述第1内部节点连接,另一端与固定电压线连接,在上述固定电压线作为利用通过上述第2电容元件的电容耦合来控制上述第1内部节点的电压发挥第3控制线的功能的情况下,上述扫描信号线驱动电路结束上述电压脉冲的施加后,通过调整上述固定电压线的电压来补偿上述电压脉冲的施加结束时产生的上述第1内部节点的电压变动。进一步优选在上述第6或者第7特征的显示装置中,其第8特征在于,在上述初始状态设定动作后的上述一系列动作结束后,上述控制线驱动电路对上述第2控制线施加使上述第3晶体管元件为非导通状态的规定的电压,或者在上述数据信号线不被兼用作上述电压提供线的情况下,对上述电压提供线施加使上述第1晶体管元件为非导通状态的规定的电压,使上述第2开关电路为非导通状态,对上述第1控制线施加如下规定的电压:规定的电压控制上述第2晶体管元件导通。发明效果根据上述特征的像素电路和显示装置,在通常显示和常时显示中的任一显示模式中,都能从使用第1开关电路的数据信号线对内部节点写入像素数据。也就是说,在像素电路中,从外部控制构成第1开关电路的开关元件或者开关元件和与其串联的第3晶体管元件的导通非导通,控制提供给数据信号线的电压,由此能控制保持于各像素电路的内部节点的电压。因此,来自外部的控制进行的保持于内部节点的电压的刷新动作和极性反转动作也当然能通过像素数据的写入动作来进行。在这种情况下,上述特征的像素电路在写入动作中不使用第2开关电路,控制电路也不用于本来的目的,因此与图27示出的像素电路在功能上是相同的。在通常显示模式中,通过对提供给数据信号线的电压进行细微控制,能进行全彩色显示的高灰度级的像素数据的写入。另外,在常时显示模式下,以像素为单位进行白黑2值显示(用使用3个像素电路的彩色显示来进行8色显示)的情况下,提供给数据信号线的电压取2种电压值。此外,在彩色显示的情况下,本发明的像素电路构成与作为最小的显示单位的3原色(RGB)的各颜色对应的子像素。因此,在彩色显示的情况下,像素数据为3原色的各个灰度级数据。而且,上述特征的像素电路具备第2电容元件,由此谋求保持于内部节点的像素数据的电压的稳定化。另外,将第1电容元件和第2电容元件的各另一端相互连接,由此能减少与像素电路连接的配线数量,抑制开口率的降低。在此,在上述写入动作时,通过使写入对象的像素电路的第2晶体管元件为导通状态,能将第1电容元件用作内部节点的电压保持用的电容,有助于内部节点的电压的稳定化,特别是在具备第2电容元件、第1电容元件和第2电容元件的各另一端相互连接的情况下有效。而且,根据上述特征的像素电路和显示装置,在像素电路中,除了第1开关电路以外,使第2开关电路和控制电路动作,由此在常时显示模式下,在进行白黑2值显示的情况下,通过与保持于内部节点的像素数据的电压无关地对选择的多个像素电路进行完全相同的控制,能一并进行极性反转动作。在现有的极性反转动作中,需要根据保持于内部节点的像素数据的电压对数据信号线施加不同的电压,因此需要将显示中的像素数据存储到设于外部的1帧的量的像素存储器,读出它来分别地控制各数据信号线,但是根据上述特征的像素电路和显示装置,不需要对每个这种像素数据进行单独控制,极性反转动作的控制被大幅度简单化。在此,将上述特征的像素电路的极性反转动作称为“自极性反转动作”,将使用现有的外部的像素存储器的极性反转动作称为“外部极性反转动作”,以区别两者。在上述特征的像素电路的自极性反转动作中,能从外部对内部节点提供电压的路径有第1开关电路和第2开关电路的2个系统,在第1开关电路中必定存在开关元件(第4晶体管元件),在第2开关电路中必定存在第1晶体管元件和第3晶体管元件,各开关电路能分别地进行导通非导通的控制,因此能将第1开关电路用于与内部节点的2值的初始电压状态(第1电压状态或者第2电压状态)无关地将内部节点的电压状态置位为任一方电压状态(第1电压状态),将第2开关电路用于依赖于内部节点的2值的电压状态而为导通或者非导通,仅在该电压状态的初始状态为该置位后的电压状态(第1电压状态)的情况下使第2开关电路导通,置位为另一方电压状态(第2电压状态)。也就是说,通过该自极性反转动作,关于内部节点的电压状态,在初始状态为第2电压状态的情况下,通过复位动作变化为第1电压状态,在初始状态为第1电压状态的情况下,通过复位动作维持第1电压状态,通过置位动作变化为第2电压状态。控制电路具备联络内部节点与第1晶体管元件的控制端子的第2晶体管元件,因此能通过控制与第2晶体管元件的控制端子连接的第1控制线的电压,将第1晶体管元件的控制端子的电压设定为与内部节点的2值的初始电压状态相应的不同的电压,仅在内部节点的初始电压状态为第1电压状态的情况下,能使第1晶体管元件导通,使第2开关电路为导通状态,选择性地执行置位动作。在这种情况下,控制电路在复位动作前控制第1控制线的电压,使第2晶体管元件为非导通,由此能将复位后的内部节点的电压与第1电容元件的一端分离,并在第1电容元件的一端保持与内部节点的初始电压状态相应的电压状态直到置位动作为止。此外,在上述自极性反转动作中,在第2开关电路的置位动作中,将内部节点的电压从第1电压状态转移到第2电压状态就够了,如在本发明的实施方式中详述的那样,能使第2晶体管元件在不发生阈值电压的量的电压下降的条件下进行动作,因此不需要对第2晶体管元件的控制端子施加大的电压振幅,第1电容元件只要能保持第1晶体管元件的控制端子的电压就够了,第1电容元件的另一端在自极性反转动作中固定为固定电压即可。根据上述特征的像素电路和显示装置,在上述要领中,为了使内部节点的2值的电压状态分别移至其它电压状态,使与单位液晶显示元件的内部节点不连接的一侧的相对电极(共用电极)的电压根据必要而变化,由此能对相同的像素电路的单位液晶显示元件施加与最初施加到单位液晶显示元件的电压相同的绝对值、逆极性的电压。例如,在相对电极的电压准确地为第1电压状态与第2电压状态的中间电压的情况下,不需要使相对电极的电压变化,但是在偏向第1电压状态与第2电压状态中的某一个的情况下,例如为第1电压状态和第2电压状态中的任一方电压的情况下,需要变化为另一方的电压。优选该相对电极的电压的变更在使第2晶体管元件为非导通之后,在复位动作前进行。通过单位液晶显示元件,内部节点与相对电极发生电容耦合,因此防止了相对电极的电压变化分别对第2晶体管元件为非导通前保持于第1电容元件的一端的电压状态和复位后的内部节点的电压状态造成影响。另外,上述特征的像素电路和显示装置能在通常显示和常时显示这两个显示模式中,进行通常的写入动作以及该写入动作引起的刷新动作和极性反转动作(外部极性反转动作),并且能与保持于内部节点的像素数据的电压无关地对选择的多个像素电路以完全相同的操作顺序一并进行自极性反转动作。因此,能通过1次自极性反转动作同时使1帧的量的全部像素电路极性反转,与以扫描信号线为单位执行的现有的外部极性反转动作相比,能大幅度减少驱动数据信号线的次数,谋求大幅度功耗的减少。而且,上述特征的像素电路不另外具备SRAM等存储器部,能通过仅追加能由3个晶体管元件和1个电容元件的简单电路构成实现的第2开关电路以及控制电路来构成,因此与具备SRAM等复杂电路构成的存储器部的构成相比,能使每个像素电路的开口率变大。此外,在上述特征的像素电路中,在第1开关电路和第2开关电路中能进行几个电路构成上的变形。关于第1开关电路,仅由开关元件构成的情况是最简单的电路构成。第1开关电路也可以包括开关元件与第3晶体管元件的串联电路。其中,在后者的情况下,在以扫描信号线为单位进行的写入动作中,需要与扫描信号线同样地控制第3晶体管元件。而且,电压提供线也可以包括独立配线,但是通过将第1控制线、固定电压线或者数据信号线兼用作电压提供线,能减少与像素电路连接的配线数量,能抑制开口率的降低。
附图说明
图1是示出本发明的显示装置的概要构成的一个例子的框图。图2是液晶显示装置的一部分截面概略结构图。图3是示出本发明的显示装置的概要构成的一个例子的框图。图4是示出本发明的像素电路的基本电路构成的电路图。图5是示出本发明的像素电路的第1类型的电路构成例的电路图。图6是示出本发明的像素电路的第2类型的电路构成例的电路图。图7是示出本发明的像素电路的第3类型的电路构成例的电路图。图8是示出本发明的像素电路的第4类型的电路构成例的电路图。图9是示出本发明的像素电路的第1类型的其它电路构成例的电路图。图10是示出本发明的像素电路的第1类型的其它电路构成例的电路图。图11是示出本发明的像素电路的第5类型的电路构成例的电路图。图12是示出本发明的像素电路的第6类型的电路构成例的电路图。图13是示出本发明的像素电路的第6类型的其它电路构成例的电路图。图14是示出本发明的像素电路的第5类型的其它电路构成例的电路图。图15是第1类型的像素电路的自极性反转动作的时序图。图16是第2类型的像素电路的自极性反转动作的时序图。图17是第3类型的像素电路的自极性反转动作的时序图。图18是第4类型的像素电路的自极性反转动作的时序图。图19是第5类型的像素电路的自极性反转动作的时序图。图20是第6类型的像素电路的自极性反转动作的时序图。图21是第1类型的像素电路的常时显示模式的写入动作的时序图。图22是第5类型的像素电路的常时显示模式的写入动作的时序图。图23是第6类型的像素电路的常时显示模式的写入动作的时序图。图24是示出常时显示模式下的写入动作和自极性反转动作的执行顺序的流程图。图25是第1类型的像素电路的通常显示模式的写入动作的时序图。图26是示出本发明的像素电路的基本电路构成的其它实施方式的电路图。图27是一般的有源矩阵型的液晶显示装置的像素电路的等效电路图。图28是示出m×n像素的有源矩阵型的液晶显示装置的电路配置例的框图。
具体实施方式
下面参照附图说明本发明的像素电路和显示装置的各实施方式。[第1实施方式]在第1实施方式中,说明本发明的显示装置(以下单称为显示装置)和本发明的像素电路(以下单称为像素电路)的电路构成。图1示出显示装置1的概要构成。显示装置1具备:有源矩阵基板10、相对电极80、显示控制电路11、相对电极驱动电路12、源极驱动器13、栅极驱动器14和后述的各种的信号线。在有源矩阵基板10上,多个像素电路2分别配置在行方向和列方向,形成像素电路阵列。此外,在图1中,为了避免附图变繁琐而将像素电路2方块化显示。另外,在图1中,为了明确显示在有源矩阵基板10上形成有各种信号线的情况,为了方便将有源矩阵基板10图示在相对电极80的上侧。在本实施方式中,显示装置1构成为能用相同的像素电路2以通常显示模式和常时显示模式这2个显示模式来进行画面显示。通常显示模式是用全彩色显示来显示动态图像或者静止图像的显示模式,利用采用背光源的透射型液晶显示。另一方面,本实施方式的常时显示模式是以像素电路为单位进行2灰度级(白黑)显示,将3个相邻的像素电路2分配给3原色(R,G,B)的各颜色来显示8种颜色的显示模式。而且,在常时显示模式下,也能进一步将相邻的3个像素电路进行多套组合,利用面积灰度级来增加显示颜色的数量。此外,本实施方式的常时显示模式是在透射型液晶显示和反射型液晶显示中均能利用的技术。此外,在以下的说明中,为了方便,将与1个像素电路2对应的最小显示单位称为“像素”,写入各像素电路的“像素数据”在进行3原色(R,G,B)的彩色显示的情况下为各颜色的灰度级数据。此外,在除了3原色以外还包含白黑的亮度数据来进行彩色显示的情况下,该亮度数据也包含于像素数据。如以下说明的那样,显示装置1的特征在于能在常时显示模式中进行“自极性反转动作”,与执行现有的“外部极性反转动作”的情况相比,谋求大幅度低功耗化,当然也能用于不同时采用通常显示模式和常时显示模式,而仅利用常时显示模式来进行液晶显示的构成。图2是示出有源矩阵基板10和相对电极80的关系的概略截面结构图,示出作为像素电路2的构成要素的显示元件部21(参照图4)的结构。有源矩阵基板10是透光性的透明基板,包括例如玻璃、塑料。如图1所示,在有源矩阵基板10上形成包括各信号线的像素电路2。在图2中,代表像素电路2的构成要素图示出了像素电极20。像素电极20包括透光性的透明导电材料,例如ITO(铟锡氧化物)。与有源矩阵基板10相对地配置有透光性的相对基板81,在这两个基板的间隙中保持有液晶层75。在两个基板的外表面贴附有偏振板(未图示)。液晶层75在两个基板的周边部分由密封材料74密封。在相对基板81上,与像素电极20相对地形成有包括ITO等透光性的透明导电材料的相对电极80。该相对电极80在相对基板81上扩展到大致一面地形成为单一膜。在此,利用1个像素电极20、相对电极80以及夹持在它们之间的液晶层75来形成单位液晶显示元件LC(参照图4)。此外,背光源装置(未图示)配置在有源矩阵基板10的背面侧,能从有源矩阵基板10向朝向相对基板81的方向放射光。如图1所示,在有源矩阵基板10上,多个信号线形成在纵横方向上。并且,在纵方向(列方向)上延伸的m个源极线(SL1、SL2、......、SLm)与在横方向(行方向)上延伸的n个栅极线(GL1、GL2、......、GLn)交叉的位置,多个像素电路2形成为矩阵状。此外,m、n分别是2以上的自然数。对形成于各像素电路2内的像素电极20,从源极驱动器13和栅极驱动器14分别通过源极线SL和栅极线GL施加与应显示的图像相应的电压。此外,为了方便,将各源极线(SL1、SL2、......、SLm)统称为源极线SL,将各栅极线(GL1、GL2、......、GLn)统称为栅极线GL。在此,源极线SL与“数据信号线”对应,栅极线GL与“扫描信号线”对应。源极驱动器13与“数据信号线驱动电路”对应,栅极驱动器14与“扫描信号线驱动电路”对应,相对电极驱动电路12与“相对电极电压提供电路”对应,显示控制电路11的一部分与“控制线驱动电路”对应。在本实施方式中,作为驱动像素电路2的信号线,除了上述源极线SL和栅极线GL以外,还具备基准线REF、选择线SEL、辅助电容线CSL和电压提供线VSL。在图1示出的构成中,显示为电压提供线VSL由源极线SL、辅助电容线CSL或者基准线REF兼用的情况。如图3所示,电压提供线VSL也可以是独立的信号线,但是也能通过由其它信号线兼用来减少应配置在有源矩阵基板10上的信号线的个数,能提高各像素的开口率。基准线REF和选择线SEL分别与“第1控制线”、“第2控制线”对应,由显示控制电路11驱动。辅助电容线CSL与“固定电压线(第3控制线)”对应,作为一个例子,由显示控制电路11驱动。在图1示出的构成中,电压提供线VSL由源极线SL或者基准线REF兼用,因此由源极驱动器13或者显示控制电路11驱动。另外,在图1和图3示出的构成中,基准线REF、选择线SEL和辅助电容线CSL分别在行方向上延伸地设于各行,在像素电路阵列的周边部,各行的配线相互连接成为一个,但是也可以构成为分别地驱动各行的配线,根据动作模式来施加共用的电压。另外,视后述的像素电路2的电路构成的类型,也可以将基准线REF、选择线SEL和辅助电容线CSL的一部分或者全部以在列方向上延伸的方式设于各列。基本上构成为各个基准线REF、选择线SEL和辅助电容线CSL由多个像素电路2共用。显示控制电路11是控制后述的通常显示模式和常时显示模式的各写入动作以及常时显示模式的自极性反转动作的电路。在写入动作时,显示控制电路11从外部的信号源接受表示应显示的图像的数据信号Dv和定时信号Ct,基于该信号Dv、Ct,作为用于使图像显示于像素电路阵列的显示元件部21的信号,分别生成提供给源极驱动器13的数字图像信号DA和数据侧定时控制信号Stc、提供给栅极驱动器14的扫描侧定时控制信号Gtc、提供给相对电极驱动电路12的相对电压控制信号Sec以及分别施加到基准线REF、选择线SEL、辅助电容线CSL和电压提供线VSL的各信号电压。此外,优选显示控制电路11的一部分或者全部电路形成在源极驱动器13或者栅极驱动器14内。源极驱动器13是根据来自显示控制电路11的控制,在写入动作时和自极性反转动作时对各源极线SL施加规定的定时和规定的电压振幅的源极信号的电路。在写入动作时,源极驱动器13基于数字图像信号DA和数据侧定时控制信号Stc,按每1水平期间(也称为“1H期间”)生成与数字信号DA所表示的1显示线的量的像素值相当的、适合于相对电压Vcom的电压电平的电压作为源极信号Sc1、Sc2、......、Scm。该电压在通常显示模式是多灰度级的模拟电压,在常时显示模式是2灰度级(2值)的电压。然后将这些源极信号分别施加到对应的源极线SL1、SL2、......、SLm。另外,源极驱动器13根据来自显示控制电路11的控制,在自极性反转动作时对与作为对象的像素电路2连接的全部源极线SL以相同的定时相同的电压进行相同的电压施加(详细内容后述)。栅极驱动器14是根据来自显示控制电路11的控制在写入动作和自极性反转动作时对各栅极线GL施加规定的定时和规定的电压振幅的栅极信号的电路。在写入动作时,栅极驱动器14基于扫描侧定时控制信号Gtc,为了将源极信号Sc1、Sc2、......、Scm写入各像素电路2,在数字图像信号DA的各帧期间中,在大致每1水平期间依次选择栅极线GL1、GL2、......、GLn。另外,在自极性反转动作时,栅极驱动器14根据来自显示控制电路11的控制对与作为对象的像素电路2连接的全部栅极线GL以相同的定时进行相同的电压施加(详细内容后述)。此外,该栅极驱动器14也可以与像素电路2同样地形成在有源矩阵基板10上。相对电极驱动电路12通过相对电极配线CML对相对电极80施加相对电压Vcom。在本实施方式中,相对电极驱动电路12在通常显示模式和常时显示模式中,将相对电压Vcom在规定的高电平(5V)与规定的低电平(0V)之间交替切换并输出。这样将相对电压Vcom在高电平与低电平之间切换并且驱动相对电极80的方式称为“相对AC驱动”。此外,通常显示模式下的“相对AC驱动”按每1水平期间和每1帧期间将相对电压Vcom在高电平与低电平之间切换。也就是说,在某个1帧期间,在前后相邻的2个水平期间中,相对电极80与像素电极20间的电压极性发生变化,就相同的1水平期间而言,在前后相邻的2个帧期间中,相对电极80与像素电极20间的电压极性也会变化。此外,在常时显示模式下,在1帧期间中维持相同的电压电平,但是在前后相邻的2个写入动作中相对电极80与像素电极20间的电压极性发生变化。当对相对电极80与像素电极20间继续施加相同极性的电压时,产生显示画面的残影(面残影),因此需要极性反转动作,但是通过采用“相对AC驱动”,能减少极性反转动作对像素电极20施加的电压振幅。下面参照图4~图14说明像素电路2的构成。图4示出本发明的像素电路2的基本电路构成。像素电路2共用于全部电路构成,构成为具备:包括单位液晶显示元件LC的显示元件部21、辅助电容元件C2(与第2电容元件对应)、第1开关电路22、第2开关电路23和控制电路24。此外,图4示出的基本电路构成示出了包含后述的第1类型至第6类型的基本电路构成的共用的电路构成。单位液晶显示元件LC如参照图2说明的那样,省略说明。第1开关电路22、第2开关电路23和控制电路24的各一端与像素电极20相连,形成内部节点N1。内部节点N1保持在写入动作时从源极线SL提供的像素数据的电压。辅助电容元件C2的一端与内部节点N1连接,另一端与辅助电容线CSL连接。追加设有辅助电容元件C2,以使内部节点N1能稳定地保持像素数据的电压。第1开关电路22的另一端与源极线SL连接,至少具备晶体管T4(与第4晶体管元件对应),晶体管T4的控制端子与栅极线GL连接。至少在晶体管T4的截止(OFF)时,第1开关电路22为非导通状态,源极线SL与内部节点N1间的导通被隔断。第2开关电路23的另一端与电压提供线VSL连接,包括晶体管T1(与第1晶体管元件对应)与晶体管T3(与第3晶体管元件对应)的串联电路,晶体管T1的控制端子与控制电路24的输出节点N2连接,晶体管T3的控制端子与选择线SEL连接。在晶体管T1和晶体管T3两方为导通(ON)时,第2开关电路21为导通状态,电压提供线VSL与内部节点N1间为导通状态。控制电路24包括晶体管T2(与第2晶体管元件对应)与第1电容元件C1的串联电路,晶体管T2的第1端子与内部节点N1连接,晶体管T2的第2端子与第1电容元件C1的一端连接,晶体管T2的控制端子与基准线REF连接,第1电容元件C1的另一端与辅助电容线CSL连接。晶体管T2的第2端子与第1电容元件C1的一端的连接点形成输出节点N2,输出节点N2构成为在晶体管T2导通时保持与内部节点N1的电压电平相应的电压,在晶体管T2截止时,即使内部节点N1的电压电平发生变化也维持最初的保持电压,通过该保持电压来控制第2开关电路23的晶体管T1的导通截止。上述4种晶体管T1~T4都形成在有源矩阵基板10上,是多晶硅TFT或非晶硅TFT等薄膜晶体管,第1端子和第2端子的一方相当于漏极电极,另一方相当于源极电极,控制端子相当于栅极电极。而且,各晶体管T1~T4也可以包括单体的晶体管元件,而在抑制截止时的漏电电流的要求高的情况下,也可以构成为将多个晶体管串联地连接,将控制端子共用化。此外,在以下的像素电路2的动作说明中,假定晶体管T1~T4全部是N沟道型的多晶硅TFT,阈值电压为2V程度。像素电路2可以是将如下多种方案分别组合来发挥相同的功能的多样电路构成,上述多种方案包括:第1开关电路22仅由晶体管T4构成的情况以及包括第2开关电路23内的晶体管T3或者控制端子与晶体管T3彼此相互连接的其它晶体管T5与晶体管T4的串联电路的情况这2种构成方案;电压提供线VSL由源极线SL兼用的情况、由基准线REF兼用的情况、由辅助电容线CSL兼用的情况以及独立的信号线的情况这4种的构成方案;以及第2开关电路23或者第1开关电路22内的晶体管T3的配置部位不同而成的多个变形方案。此外,晶体管T5具有与晶体管T3同样的特性,控制端子与选择线SEL连接,由选择线SEL进行导通截止控制,因此包括晶体管T3和晶体管T4的串联电路的第1开关电路22与包括晶体管T5和晶体管T4的串联电路的第1开关电路22等效。在以下的说明中,为了方便,不区别第1开关电路22内的晶体管T3和晶体管T5,统称为晶体管T3。在第1开关电路22仅由晶体管T4构成的情况下,根据电压提供线VSL的形态,假定图5~图8示出的第1类型至第4类型的基本电路构成。图5示出的第1类型的基本电路构成的像素电路2A是电压提供线VSL由源极线SL兼用的情况,图6示出的第2类型的基本电路构成的像素电路2B是电压提供线VSL由基准线REF兼用的情况,基准线REF作为一个例子与栅极线GL平行地在横方向(行方向)上延伸,但是也可以与源极线SL平行地在纵方向(列方向)上延伸。图7示出的第3类型的基本电路构成的像素电路2C是电压提供线VSL由辅助电容线CSL兼用的情况,辅助电容线CSL作为一个例子与栅极线GL平行地在横方向(行方向)上延伸,但是也可以与源极线SL平行地在纵方向(列方向)上延伸。图8示出的第4类型的基本电路构成的像素电路2D是电压提供线VSL为独立的信号线的情况,电压提供线VSL作为一个例子与栅极线GL平行地在横方向(行方向)上延伸,但是也可以与源极线SL平行地在纵方向(列方向)上延伸。在图5~图8示出的第1类型至第4类型的基本电路构成中,第2开关电路23包括晶体管T1与晶体管T3的串联电路,作为一个例子示出了如下构成例:晶体管T1的第1端子与内部节点N1连接,晶体管T1的第2端子与晶体管T3的第1端子连接,晶体管T3的第2端子与电压提供线VSL(源极线SL、基准线REF、辅助电容线CSL)连接。但是该串联电路的晶体管T1与晶体管T3的配置也可以更换,另外,也可以是在2个晶体管T3之间夹着晶体管T1的电路构成。关于该2个变形电路构成例,图9和图10示出电压提供线VSL由源极线SL兼用的第1类型的像素电路2A。在第1开关电路22包括晶体管T4与晶体管T3的串联电路的情况下,根据电压提供线VSL的形态假定图11和图12示出的第5类型和第6类型的基本电路构成。图11示出的第5类型的基本电路构成的像素电路2E是电压提供线VSL由源极线SL兼用的情况。图12示出的第6类型的基本电路构成的像素电路2F是电压提供线VSL为独立的信号线的情况,电压提供线VSL作为一个例子与源极线SL平行地在纵方向(列方向)上延伸,但是也可以与栅极线GL平行地在横方向(行方向)上延伸。在第1开关电路22包括晶体管T4与晶体管T3的串联电路的情况下,电压提供线VSL由基准线REF兼用的构成在后述的自极性反转动作中会要求与电压提供线VSL和基准线REF不同的电压施加条件(具体地说,第4阶段,对电压提供线VSL施加5V,对基准线REF施加0V),因此不能采用。而且,在第1开关电路22包括晶体管T4与晶体管T3的串联电路的情况下,电压提供线VSL由辅助电容线CSL兼用的构成在后述的自极性反转动作中需要使成为电压提供线VSL的辅助电容线CSL的电压在中途发生变化(具体地说,在第4阶段为5V,在第6阶段为0V),在自极性反转动作的中途会对内部节点N1的电压发生由通过辅助电容元件C2和第1电容元件C1的电容耦合而引起的干扰,因此不能采用。在图11和图12示出的第5类型和第6类型的基本电路构成中,示出了如下构成例:第1开关电路22包括晶体管T4与晶体管T3的串联电路,第2开关电路23包括晶体管T1与晶体管T3的串联电路,晶体管T3的第1端子与内部节点N1连接,晶体管T3的第2端子与晶体管T1的第1端子和晶体管T4的第1端子连接,晶体管T4的第2端子与源极线SL连接,晶体管T1的第2端子与源极线SL或者电压提供线VSL连接。图11和图12示出的电路构成例是在第1开关电路22和第2开关电路23中兼用相同的晶体管T3的电路构成,但是也可以构成为将该晶体管T3分为2个,第1开关电路22和第2开关电路23各具备1个晶体管T3。关于该变形电路构成例,图13示出电压提供线VSL是独立的信号线的第6类型的像素电路2F。而且,在图13的变形电路构成例中,与图9和图10示出的电路构成同样,在第2开关电路23中,也可以更换该串联电路的晶体管T1与晶体管T3的配置,另外,也可以是在2个晶体管T3之间夹着晶体管T1的电路构成。而且,在图13的变形电路构成例中,也可以在第1开关电路22中更换该串联电路的晶体管T3与晶体管T4的配置。另外,在图11示出的第5类型的基本电路构成的像素电路2E中,如图14所示,也可以在第1开关电路22中更换该串联电路的晶体管T4与晶体管T3的配置,在第2开关电路23中更换该串联电路的晶体管T1与晶体管T3的配置。[第2实施方式]在第2实施方式中,按类型参照附图说明图5~图8、图11和图12示出的第1类型至第6类型的电路构成的像素电路2A~2F的自极性反转动作。此外,自极性反转动作是指如下动作:用常时显示模式下的动作,对于多个像素电路2,使第1开关电路22、第2开关电路23和控制电路24以规定的次序工作,使施加到像素电极20与相对电极80之间的液晶电压Vlc的极性原样保持其绝对值地同时一并反转。因此,对与成为自极性反转动作的对象的像素电路2连接的全部栅极线GL、源极线SL、选择线SEL、基准线REF、辅助电容线CSL、电压提供线VSL和相对电极80以全部相同的定时施加相同的电压。通过图1示出的显示控制电路11来进行该电压施加的定时控制,各个电压施加通过显示控制电路11、相对电极驱动电路12、源极驱动器13、栅极驱动器14进行。自极性反转动作是像素电路2A~2F进行的本发明特有的动作,相对于现有的“外部极性反转动作”能实现大幅度低功耗化。此外,上述“同时一并”的“同时”是指一系列自极性反转动作的具有时间幅度的“同时”。液晶电压Vlc通过相对电极80的对抗电压Vcom、保持于像素电极20的像素电压V20用以下的数学式2表示。(数学式2)Vlc=V20-Vcom另外,本实施方式的常时显示模式以像素电路为单位保持2灰度级(2值)的像素数据,因此保持于像素电极20(内部节点N1)的像素电压V20取第1电压状态和第2电压状态的2个电压状态。在本实施方式中,与上述的相对电压Vcom同样,使第1电压状态为高电平(5V),使第2电压状态为低电平(0V)来进行说明。因此,在像素电压V20与相对电压Vcom不同的情况下,液晶电压Vlc为+5V或者-5V,在像素电压V20与相对电压Vcom为相同电压的情况下,为0V。因此,通过自极性反转动作,液晶电压Vlc=+5V的像素电路2成为液晶电压Vlc=-5V,液晶电压Vlc=-5V的像素电路2成为液晶电压Vlc=+5V,液晶电压Vlc=0V的像素电路2维持液晶电压Vlc=0V。更具体地说,通过自极性反转动作,相对电压Vcom从高电平(5V)向低电平(0V)转移,或者从低电平(0V)向高电平(5V)转移,并且像素电压V20从高电平(5V)向低电平(0V)转移,或者从低电平(0V)向高电平(5V)转移。在以下的说明中,在相对电压Vcom从低电平(0V)向高电平(5V)转移的情况下,说明像素电压V20从高电平(5V)向低电平(0V)转移的事件(事件A)和从低电平(0V)向高电平(5V)转移的事件(事件B)。〈1〉第1类型的自极性反转动作图15示出第1类型的自极性反转动作的时序图。如图15所示,自极性反转动作被分解为8个阶段(第1阶段至第8阶段)。设各阶段的开始时刻分别为t1、t2、......、t8。图15示出与成为自极性反转动作的对象的像素电路2A连接的全部栅极线GL、源极线SL、选择线SEL、基准线REF、辅助电容线CSL的各电压波形以及相对电压Vcom的电压波形。此外,在本实施方式中,像素电路阵列的全像素电路为自极性反转动作的对象。另外,在图15中,将事件A和事件B的内部节点N1的像素电压V20和输出节点N2的电压Vn2的各电压波形以及晶体管T1~T4的各阶段的导通截止状态合起来显示。在第1阶段(1)中,进行自极性反转动作开始前的初始状态设定动作。首先,对栅极线GL施加-5V,使晶体管T4为完全截止状态来使第1开关电路22为非导通状态,对源极线SL施加0V(第2电压状态),对选择线SEL施加0V,使晶体管T3为截止状态来使第2开关电路23为非导通状态,对基准线REF施加8V,与内部节点N1的电压状态无关地使晶体管T2为完全导通状态,在事件A和事件B中都使输出节点N2为与内部节点N1相同的电压状态。相对电压Vcom为0V。另外,辅助电容线CSL固定于规定的固定电压(例如,0V或者5V)。此外,对源极线SL施加的初始电压也可以是5V(第1电压状态)。在这种情况下,即使不对选择线SEL施加0V来使晶体管T3为截止状态,晶体管T1的控制端子的电压也是与内部节点N1相同的电压,因此二极管连接状态的晶体管T1为逆偏置状态(截止状态),第2开关电路23为非导通状态。其结果是,第1开关电路22与第2开关电路23为非导通状态,能不受源极线SL和电压提供线VSL的电压状态的影响,在全部像素电路2中进行将内部节点N1的电压状态转送到输出节点N2的采样。另外,使用作为负电压的-5V作为用于使晶体管T4为完全截止状态而对栅极线GL施加的电压值的理由如下:在非导通状态的第1开关电路22中原样维持液晶电压Vlc的电压,像素电压V20有可能随着相对电压Vcom的电压变化而向负电压转移,防止在该状态下非导通状态的第1开关电路22不必要地成为导通状态。此外,在常时显示模式中,源极线SL的电压是第1电压状态(5V)或者第2电压状态(0V),因此即使内部节点N1的电压为负电压,第2开关电路23的晶体管T1也会发挥逆偏置的二极管的功能,因此不一定需要将选择线SEL的电压与栅极线GL同样控制为负电压来使晶体管T3为截止状态。当第2阶段(2)开始时(t2),对基准线REF施加0V,与内部节点N1的电压状态无关地使晶体管T2为截止状态,将输出节点N2与内部节点N1电分离。由此,在输出节点N2保持初始的内部节点N1的电压状态,不受之后内部节点N1的电压状态的变化的影响。当第3阶段(3)开始时(t3),使相对电压Vcom从0V向5V转移。在这时候,仅对抗电压Vcom变化,因此液晶电压Vlc的绝对值是0V变化为5V,5V变化为0V,各像素电路的显示状态发生变化,而到极性反转最终完成为止的期间短,由此将该显示状态的暂时变化抑制为短时间,液晶电压Vlc的平均值的变动极微小,为人类的视觉所无法感知的程度。例如,在将各阶段的期间设定为30μ秒程度的情况下,人类的视觉上会忽略该显示状态的暂时变化。当第4阶段(4)开始时(t4),对栅极线GL施加8V,使晶体管T4为完全导通状态来使第1开关电路22为导通状态,对源极线SL施加5V(第1电压状态),使内部节点N1的电压状态在事件A和事件B中都强制为5V(第1电压状态)。在这时候,在事件A中,液晶电压Vlc返回初始的0V,绝对值为0V,因此不发生实质性的极性的反转,极性反转完成。当第5阶段(5)开始时(t5),对栅极线GL施加-5V,使晶体管T4为完全截止状态来使第1开关电路22为非导通状态,将内部节点N1与源极线SL电分离,对源极线SL施加0V(第2电压状态)。当第6阶段(6)开始时(t6),对选择线SEL施加5V,使晶体管T3为导通状态,根据晶体管T1的导通截止状态来使第2开关电路23为导通或者非导通状态。也就是说,在事件A中,在第1阶段输出节点N2的电压Vn2保持为5V,因此晶体管T1为导通状态,因此第2开关电路23为导通状态,内部节点N1的像素电压V20从5V变化为0V。另一方面,在事件B中,在第1阶段输出节点N2的电压Vn2保持0V,因此晶体管T1为截止状态,因此第2开关电路23为非导通状态,内部节点N1的像素电压V20维持5V。在这时候,在事件B中,液晶电压Vlc从初始的+5V变化为-5V,实质性的极性反转完成。此外,关于第1阶段(1)~第5阶段(5)之间的事件A中的晶体管T1的导通截止状态,由于晶体管T3是截止状态,因此准确地说是依赖于晶体管T1在第2开关电路23内的配置部位及其两端电压而决定的,有时也会为切断状态。与到第5阶段(5)为止的晶体管T1的导通截止状态相比,输出节点N2的电压Vn2保持于5V这一点更重要,在图15中能通过控制端子的电压状态来方便地进行晶体管T1的导通截止状态的区别。当第7阶段(7)开始时(t7),对选择线SEL施加0V,使晶体管T3为截止状态,使第2开关电路23与晶体管T1的导通截止状态无关地为非导通状态。由此,内部节点N1从源极线S电分离。当第8阶段(8)开始时(t8),对基准线REF施加8V,与内部节点N1的电压状态无关地使晶体管T2为完全导通状态,在事件A和事件B中均使输出节点N2为与内部节点N1相同的电压状态。由此,全部信号线返回初始状态(第1阶段(1)),执行下一个自极性反转动作的第1阶段(1)中的初始状态设定动作。因此,下一个自极性反转动作从第2阶段(2)开始即可。或者也可以在第7阶段(7)的结束状态待机,下一个自极性反转动作从第1阶段(1)开始。另外,也可以在后述的常时显示模式的写入动作后,执行第1阶段(1)的初始状态设定动作,在这种情况下也是写入动作后的自极性反转动作从第2阶段(2)开始即可。以上,通过第1阶段(1)~第7阶段(7)的一系列动作,能使成为自极性反转动作的对象的全部像素电路2的液晶电压Vlc的极性原样保持其绝对值地同时一并反转。此外,在图15中,说明了相对电压Vcom从低电平(0V)向高电平(5V)转移的情况,但是在从高电平(5V)向低电平(0V)转移的情况下,其转移定时也是相同的,当第3阶段(3)开始时(t3)进行该转移。在这种情况下,在第4阶段(4),当内部节点N1的电压状态在事件A和事件B中均强制为5V(第1电压状态)时,在事件B中,液晶电压Vlc从初始的-5V变化为+5V,实质性的极性反转完成。另外,在第6阶段(6),在事件A中,第2开关电路23为导通状态,当内部节点N1的像素电压V20从5V变化为0V时,液晶电压Vlc返回初始的0V,绝对值为0V,因此不发生实质性的极性反转,极性反转完成。如下总结以上自极性反转动作的各阶段的基本动作。第1阶段(1):将内部节点N1的电压状态采样到输出节点N2。第2阶段(2):将内部节点N1的电压状态保持于输出节点N2。第3阶段(3):使相对电压Vcom反转。第4阶段(4):使第1开关电路22为导通状态,使内部节点N1的电压状态复位为5V(第1电压状态)。第5阶段(5):使第1开关电路22为非导通状态。第6阶段(6):仅在事件A中,使第2开关电路23为导通状态,将内部节点N1的电压状态置位于0V(第2电压状态)。第7阶段(7):使第2开关电路23为非导通状态。第8阶段(8):下一个自极性反转动作的第1阶段(1)关于以上自极性反转动作的各阶段的基本动作,在可靠地执行该各基本动作的范围中,能适当变更各信号线的电压施加定时。例如,源极线SL的电压在第4阶段(4)的期间中为5V(第1电压状态),在第6阶段(6)的期间中为0V(第2电压状态)即可,其它阶段的电压是5V(第1电压状态)或者0V(第2电压状态)中的任一个都可以。这意味着在全部类型中,要点是源极线SL的电压在第4阶段(4)的期间中为5V(第1电压状态),电压提供线VSL的电压在第6阶段(6)的期间中为0V(第2电压状态)。而且,第3阶段(3)的相对电压Vcom的反转在第4阶段(4)的复位完成前进行即可。也就是说,也可以没有第3阶段(3),在第4阶段(4)使相对电压Vcom反转。通过第1阶段(1)和第2阶段(2)保持于输出节点N2的电压不一定需要准确地反映内部节点N1的电压状态。通过与内部节点N1的第1电压状态对应的电压,在第6阶段(6)中,仅在事件A中,只要能使第2开关电路23为导通状态,使内部节点N1的电压状态为0V(第2电压状态)就够了。其意思是施加到基准线REF的电压值是能够变更的。而且,在第4阶段(4)中,在使内部节点N1的电压状态为5V(第1电压状态)的情况下,在第1类型中,电压提供线VSL由源极线SL兼用,因此第1开关电路22在导通状态中,第2开关电路23的导通非导通没有关系,因此选择线SEL的电压电平也可以是5V。因此,选择线SEL也可以从第4阶段到第6阶段连续施加5V。而且,在第5阶段(5)的开始时(t5),当对栅极线GL施加-5V,使晶体管T4为完全截止状态时,通过晶体管T4的栅极与内部节点N1之间的电容耦合,内部节点N1的复位后的第1电压状态(5V)发生变动的情况下,也可以调整辅助电容线CSL的电压,利用通过第2电容元件C2的电容耦合来补偿内部节点N1的该电压变动。其中,在后述的第3类型中,辅助电容线CSL被兼用作电压提供线VSL,因此在第4阶段(4)中,使辅助电容线CSL的电压预先向相反方向位移上述调整电压的量,在第5阶段(5)的开始时(t5)为0V(第2电压状态)即可。另外,上述的自极性反转动作的各阶段的基本动作在从第1类型到第6类型为止的全部类型中是共用的,因此在第2至第6各类型中,对各信号线进行电压施加,使得与第1类型同样地执行上述各阶段中的动作。〈2〉第2类型的自极性反转动作图16示出第2类型的自极性反转动作的时序图。如图16所示,与第1类型的情况同样,自极性反转动作被分解为8个阶段(第1至第8阶段)。设各阶段的开始时刻分别为t1、t2、......、t8。图16示出了与成为自极性反转动作的对象的像素电路2B连接的全部栅极线GL、源极线SL、选择线SEL、基准线REF、辅助电容线CSL的各电压波形以及相对电压Vcom的电压波形。此外,在本实施方式中,使像素电路阵列的全像素电路为自极性反转动作的对象。另外,在图16中,将事件A和事件B的内部节点N1的像素电压V20和输出节点N2的电压Vn2的各电压波形以及晶体管T1~T4的各阶段的导通截止状态合起来显示。第2类型与第1类型的不同之处仅在于电压提供线VSL由基准线REF兼用这一点,对各信号线的电压施加以与第1类型完全相同的定时相同的电压进行动作。但是,源极线SL不被兼用作电压提供线VSL,因此在第6阶段(6)的期间中不需要为0V(第2电压状态),因此如图16所示,也可以贯穿第1阶段~第8阶段固定为5V(第1电压状态)。在第6阶段(6)的期间中,被兼用作电压提供线VSL的基准线REF的电压为0V(第2电压状态),满足第6阶段(6)的电压提供线VSL所要求的电压条件。由此,在全部源极线SL中完全不发生电压变化,因此谋求节省随着源极线SL的充放电而消耗电力的量的电力。对于其它点,与第1类型完全相同,因此省略重复的说明。其中,在第4阶段(4)的期间中,被兼用作电压提供线VSL的基准线REF的电压为0V(第2电压状态),因此当如第1类型那样使选择线SEL的电压电平为5V时,在事件A中,从源极线SL到基准线REF的电流路径发生故障,因此在第4阶段(4)的期间中需要使选择线SEL的电压电平为0V。〈3〉第3类型的自极性反转动作图17示出第3类型的自极性反转动作的时序图。如图17所示,与第1类型的情况同样,自极性反转动作被分解为8个阶段(第1至第8阶段)。设各阶段的开始时刻分别为t1、t2、......、t8。图17示出与成为自极性反转动作的对象的像素电路2C连接的全部栅极线GL、源极线SL、选择线SEL、基准线REF、辅助电容线CSL的各电压波形以及相对电压Vcom的电压波形。此外,在本实施方式中,使像素电路阵列的全像素电路为自极性反转动作的对象。另外,在图17中,将事件A和事件B的内部节点N1的像素电压V20和输出节点N2的电压Vn2的各电压波形以及晶体管T1~T4的各阶段的导通截止状态合起来显示。第3类型与第1类型的不同之处仅在于电压提供线VSL由辅助电容线CSL兼用这一点,对各信号线的电压施加以与第1类型完全相同的定时相同的电压进行动作。但是,源极线SL不被兼用作电压提供线VSL,因此在第6阶段(6)的期间中不需要施加0V(第2电压状态),因此如图17所示,也可以贯穿第1阶段~第8阶段固定为5V(第1电压状态)。由此,在全部源极线SL中完全不发生电压变化,因此谋求节省随着源极线SL的充放电而消耗电力的量的电力。此外,在第1类型和第2类型中,辅助电容线CSL也可以是0V以外的固定电压(例如,5V),在第3类型中,由于被兼用作电压提供线VSL,因此不需要固定为0V(第2电压状态)。关于其它点,与第1类型完全相同,因此省略重复的说明。其中,在第4阶段(4)的期间中,被兼用作电压提供线VSL的辅助电容线CSL的电压为0V(第2电压状态),因此如第1类型那样,当使选择线SEL的电压电平为5V时,在事件A中,从源极线SL到基准线REF的电流路径会发生故障,因此在第4阶段(4)的期间中需要使选择线SEL的电压电平为0V。〈4〉第4类型的自极性反转动作图18示出第4类型的自极性反转动作的时序图。如图18所示,与第1类型的情况同样,自极性反转动作被分解为8个阶段(第1至第8阶段)。设各阶段的开始时刻分别为t1、t2、......、t8。图18示出了与成为自极性反转动作的对象的像素电路2D连接的全部栅极线GL、源极线SL、选择线SEL、基准线REF、电压提供线VSL、辅助电容线CSL的各电压波形以及相对电压Vcom的电压波形。此外,在本实施方式中,使像素电路阵列的全像素电路为自极性反转动作的对象。另外,在图18中,将事件A和事件B的内部节点N1的像素电压V20和输出节点N2的电压Vn2的各电压波形以及晶体管T1~T4的各阶段的导通截止状态合起来显示。第4类型与第1类型的不同之处仅在于电压提供线VSL是独立的信号线这一点,当使电压提供线VSL的电压施加条件与源极线SL相同时,对各信号线的电压施加以与第1类型完全相同的定时相同的电压进行动作。但是,源极线SL不被兼用作电压提供线VSL,因此在第6阶段(6)的期间中不需要施加0V(第2电压状态),因此如图18所示,也可以贯穿第1阶段~第8阶段固定为5V(第1电压状态)。由此,在全部源极线SL中完全不发生电压变化,因此谋求节省随着源极线SL的充放电而消耗电力的量的电力。电压提供线VSL在第6阶段(6)的期间中施加0V(第2电压状态),在事件A中,要求通过导通状态的第2开关电路23使内部节点N1的电压状态为0V(第2电压状态),但是其它阶段的电压状态也可以不必为0V(第2电压状态),然而为了避免电压提供线VSL的不必要的充放电,优选贯穿第1阶段~第8阶段固定为0V(第2电压状态)。另外,在第6阶段(6)的期间以外对电压提供线VSL施加5V(第1电压状态),由此在第1阶段(1)的采样动作时,即使不对选择线SEL施加0V来使晶体管T3为截止状态,晶体管T1的控制端子的电压也是与内部节点N1相同的电压,因此二极管连接状态的晶体管T1为逆偏置状态(截止状态),第2开关电路23为非导通状态。关于其它点,与第1类型完全相同,因此省略重复的说明。其中,在第4阶段(4)的期间中,在电压提供线VSL固定为0V(第2电压状态)的情况下,当使选择线SEL的电压电平为5V时,在事件A中,从源极线SL到基准线REF的电流路径会发生故障,因此在第4阶段(4)的期间中需要使选择线SEL的电压电平为0V。〈5〉第5类型的自极性反转动作图19示出第5类型的自极性反转动作的时序图。如图19所示,与第1类型的情况同样,自极性反转动作被分解为8个阶段(第1至第8阶段)。设各阶段的开始时刻分别为t1、t2、......、t8。图19示出了与成为自极性反转动作的对象的像素电路2E连接的全部栅极线GL、源极线SL、选择线SEL、基准线REF、辅助电容线CSL的各电压波形以及相对电压Vcom的电压波形。此外,在本实施方式中,使像素电路阵列的全像素电路为自极性反转动作的对象。另外,在图19中,将事件A和事件B的内部节点N1的像素电压V20和输出节点N2的电压Vn2的各电压波形以及晶体管T1~T4的各阶段的导通截止状态合起来显示。第5类型在电压提供线VSL由源极线SL兼用这一点与第1类型是相同的,但是在第1开关电路22的串联电路中不包括晶体管T3这一点与第1类型不同。因此,在第4阶段(4)中为了使第1开关电路22为导通状态,需要使晶体管T3和晶体管T4的两方为导通状态,如图19所示,需要在第4阶段(4)和第6阶段(6)的两期间中,使选择线SEL的电压电平为与栅极线GL相同的电压的8V。对选择线SEL以外的各信号线的电压施加以与第1类型完全相同的定时相同的电压进行动作。此外,在第5类型中,第6阶段(6)的复位动作与第1类型不同,是通过源极线SL的电压转移为0V来开始的。因此,当在第5阶段(5)的开始时进行源极线SL的电压的转移时,复位动作在第5阶段(5)开始,不需要第6阶段(6)。关于其它点与第1类型完全相同,因此省略重复的说明。此外,在第1开关电路22为非导通状态的情况下,如图19所示,晶体管T4为完全截止状态,因此用于使晶体管T3截止的选择线SEL的电压也可以不是-5V而是0V。〈6〉第6类型的自极性反转动作图20示出第6类型的自极性反转动作的时序图。如图20所示,与第1类型的情况同样,自极性反转动作被分解为8个阶段(第1至第8阶段)。设各阶段的开始时刻分别为t1、t2、......、t8。图20示出了与成为自极性反转动作的对象的像素电路2F连接的全部栅极线GL、源极线SL、选择线SEL、基准线REF、电压提供线VSL、辅助电容线CSL的各电压波形以及相对电压Vcom的电压波形。此外,在本实施方式中,使像素电路阵列的全像素电路为自极性反转动作的对象。另外,在图20中,将事件A和事件B的内部节点N1的像素电压V20和输出节点N2的电压Vn2的各电压波形以及晶体管T1~T4的各阶段的导通截止状态合起来显示。第6类型与第5类型的不同之处仅在于电压提供线VSL是独立的信号线这一点,当使电压提供线VSL与源极线相同时,对各信号线的电压施加以与第5类型完全相同的定时相同的电压进行动作。但是,源极线SL不被兼用作电压提供线VSL,因此在第6阶段(6)的期间中不需要施加0V(第2电压状态),因此如图20所示,也可以贯穿第1阶段~第8阶段固定为5V(第1电压状态)。由此,在全部源极线SL中完全不发生电压变化,因此谋求节省随着源极线SL的充放电而消耗电力的量的电力。然而,电压提供线VSL的电压的要点为:如第1类型和第5类型的源极线SL那样在第4阶段(4)的期间中为5V(第1电压状态),在第6阶段(6)的期间中为0V(第2电压状态)。此外,在第6类型中,第6阶段(6)的复位动作是通过电压提供线VSL的电压转移到0V而开始的。因此,当在第5阶段(5)的开始时进行电压提供线VSL的电压的转移时,复位动作就在第5阶段(5)开始,不需要第6阶段(6)。关于其它点与第5类型完全相同,因此省略重复的说明。[第3实施方式]在第3实施方式中,按类型参照附图说明图5~图8、图11和图12示出的第1类型至第6类型的电路构成的像素电路2A~2F进行的常时显示模式的写入动作。常时显示模式下的写入动作是如下的动作:将1帧的量的像素数据按水平方向(行方向)的每个显示线进行分割,在每1水平期间对各列的源极线SL施加与1显示线的量的各像素数据对应的2值的电压(高电平(5V)或者低电平(0V)),并且对选择的显示线(选择行)的栅极线GL施加选择行电压8V,使该选择行的全部像素电路2的第1开关电路22为导通状态,将各列的源极线SL的电压转送到选择行的各像素电路2的内部节点N1。对选择的显示线以外(非选择行)的栅极线GL,为使该选择行的全部像素电路2的第1开关电路22为非导通状态,施加非选择行电压-5V。此外,由图1示出的显示控制电路11进行以下说明的写入动作中的各信号线的电压施加的定时控制,各个电压施加由显示控制电路11、相对电极驱动电路12、源极驱动器13、栅极驱动器14进行。〈1〉第1类型至第4类型的写入动作图21代表第1类型至第4类型示出使用第1类型的像素电路2A的写入动作的时序图。在图21中,示出1帧期间的2个栅极线GL1、GL2、2个源极线SL1、SL2、选择线SEL、基准线REF、辅助电容线CSL的各电压波形以及相对电压Vcom的电压波形。另外,在图21中,将2个像素电路2A的内部节点N1的像素电压V20的各电压波形合起来显示。2个像素电路2A中的一方是由栅极线GL1和源极线SL1选择的像素电路2A(a),另一方是由栅极线GL1和源极线SL2选择的像素电路2A(b),在图中的像素电压V20的后面分别标注(a)和(b)来加以区别。1帧期间被分割为栅极线GL的个数的量的水平期间,在各水平期间选择的栅极线GL1~GLn按顺序分配。在图21中,示出了最初的2水平期间的2个栅极线GL1、GL2的电压变化。在第1水平期间,对栅极线GL1施加选择行电压8V,对栅极线GL2施加非选择行电压-5V,在第2水平期间,对栅极线GL2施加选择行电压8V,对栅极线GL1施加非选择行电压-5V,在此以后的水平期间中,对各个栅极线GL1、GL2施加非选择行电压-5V。对各列的源极线SL(在图21中作为代表图示为2个源极线SL1、SL2),施加与对应于每个水平期间的显示线的像素数据对应的电压(5V,0V)。此外,在图21示出的例子中,为了说明像素电压V20的变化,将最初的1水平期间的2个源极线SL1、SL2的电压分为5V和0V来设定。在第1类型至第4类型的像素电路2A~2D中,第1开关电路22仅由晶体管T4构成,因此第1开关电路22的导通非导通的控制仅由晶体管T4的导通截止控制就足够了。另外,第2开关电路23在写入动作中不需要为导通状态,为了防止非选择行的像素电路2A中第2开关电路23为导通状态,以1帧期间的时间对全部与像素电路2A连接的选择线SEL施加非选择用电压0V(也可以是-5V)。为了使晶体管T2与内部节点N1的电压状态无关地为常时导通状态,以1帧期间的时间对基准线REF施加比高电平的电压(5V)高阈值电压(2V程度)以上的8V。由此,输出节点N2与内部节点N1电连接,能将与内部节点N1连接的第1电容元件C1用于像素电压V20的保持,有利于像素电压V20的稳定化。另外,辅助电容线CSL固定于规定的固定电压(例如0V)。相对电压Vcom进行上述相对AC驱动,但是以1帧期间的时间固定为0V或者5V。在图21中,相对电压Vcom固定为0V。第2类型的像素电路2B与第1类型的不同之处仅在于电压提供线VSL由基准线REF兼用这一点,对各信号线的电压施加由与第1类型完全相同的定时相同的电压进行动作。同样,第3类型的像素电路2C与第1类型的不同之处仅在于电压提供线VSL由辅助电容线CSL兼用这一点,对各信号线的电压施加以与第1类型完全相同的定时相同的电压进行动作。第4类型的像素电路2D与第1类型至第3类型的不同之处仅在于电压提供线VSL是独立的信号线这一点,对电压提供线VSL以外的各信号线的电压施加以与第1类型至第3类型完全相同的定时相同的电压进行动作。对选择线SEL施加非选择用的电压来使晶体管T3为截止状态,只要使第2开关电路23为非导通状态,不需要对电压提供线VSL施加与源极线SL相同的电压,虽未图示,但是只要固定为规定的固定电压(例如,0V)即可。此外,在第2类型至第4类型中,对电压提供线VSL施加5V(第1电压状态),即使不对选择线SEL施加0V来使晶体管T3为截止状态,晶体管T1的控制端子的电压也与内部节点N1为相同的电压,因此二极管连接状态的晶体管T1为逆偏置状态(截止状态),第2开关电路23为非导通状态。〈2〉第5类型的写入动作图22示出使用第5类型的像素电路2E的写入动作的时序图。在图22中,示出了1帧期间的2个栅极线GL1、GL2、2个源极线SL1、SL2、2个选择线SEL1、SEL2、基准线REF、辅助电容线CSL的各电压波形以及相对电压Vcom的电压波形。另外,在图22中,将2个像素电路2A的内部节点N1的像素电压V20的各电压波形合起来显示。2个像素电路2A中的一方是由栅极线GL1和源极线SL1选择的像素电路2A(a),另一方是由栅极线GL1和源极线SL2选择的像素电路2A(b),在图中的像素电压V20的后面分别标注(a)和(b)来加以区别。栅极线GL(GL1、GL2)以及源极线SL(SL1、SL2)的电压施加定时和电压振幅与图21示出的第1类型至第4类型的情况完全相同。在第5类型的像素电路2E中,第1开关电路22包括晶体管T3与晶体管T4的串联电路,因此第1开关电路22的导通非导通的控制除了晶体管T4的导通截止控制以外,还需要晶体管T3的导通截止控制。因此,与第1类型至第4类型不同,在第5类型中,不是一并控制全部选择线SEL,而是与栅极线GL同样,以行为单位分别地控制。也就是说,按每行各设置1个选择线SEL,与栅极线GL1~GLn数目相同,与栅极线GL1~GLn同样按顺序选择。在图22中,示出最初的2水平期间的2个选择线SEL1、SEL2的电压变化。在第1水平期间,对选择线SEL1施加选择用电压8V,对选择线SEL2施加非选择用电压-5V,在第2水平期间,对选择线SEL2施加选择用电压8V,对选择线SEL1施加非选择用电压-5V,在此以后的水平期间,使各个选择线SEL1、SEL2为非选择用电压-5V。对基准线REF和辅助电容线CSL的施加电压以及相对电压Vcom与图21示出的第1类型是相同的。此外,在非选择行中,在使第1开关电路22为非导通状态的情况下,晶体管T4为完全截止状态,因此用于截止晶体管T3的选择线SEL的非选择用电压也可以不是-5V而是0V。在第5类型的写入动作中,有时依赖于写入动作前的内部节点N1的电压状态,第2开关电路23的晶体管T1为导通状态,因此对于选择行,晶体管T3也为导通状态,因此第1开关电路22和第2开关电路23两方同时为导通状态。但是,在第5类型的情况下,电压提供线VSL由源极线SL兼用,因此第2开关电路23的一端与第1开关电路22同样地与源极线SL连接,因此只要以行为单位控制选择线SEL,在非选择行的像素电路2E中第2开关电路23就为非导通状态,因此没有问题。〈3〉第6类型的写入动作图23示出使用第6类型的像素电路2F的写入动作的时序图。在图23中,示出了1帧期间的2个栅极线GL1、GL2、2个源极线SL1、SL2、2个选择线SEL1、SEL2、2个电压提供线VSL1、VSL2、基准线REF、辅助电容线CSL的各电压波形以及相对电压Vcom的电压波形。另外,在图23中,将2个像素电路2A的内部节点N1的像素电压V20的各电压波形合起来显示。2个像素电路2A中的一方是由栅极线GL1和源极线SL1选择的像素电路2A(a),另一方是由栅极线GL1和源极线SL2选择的像素电路2A(b),在图中的像素电压V20的后面分别标注(a)和(b)来加以区别。栅极线GL(GL1、GL2)及源极线SL(SL1、SL2)的电压施加定时和电压振幅与图21示出的第1类型至第4类型的情况及图22示出的第5类型的情况完全相同。在第6类型的像素电路2F中,第1开关电路22包括晶体管T3与晶体管T4的串联电路,因此除了晶体管T4的导通截止控制以外,第1开关电路22的导通非导通的控制还需要晶体管T3的导通截止控制,这一点与第5类型的情况相同。第6类型的像素电路2F与第5类型的不同之处在于电压提供线VSL是独立的信号线这一点,因此另外需要对电压提供线VSL的电压控制。如上所述,在第6类型中,电压提供线VSL与源极线SL平行地在纵方向(列方向)上延伸,能以列为单位分别地驱动。在第6类型中,电压提供线VSL与源极线SL平行地在纵方向(列方向)上延伸,设为能以列为单位分别地驱动的情况下,与第5类型同样,在选择行中有可能第1开关电路22与第2开关电路23双放同时为导通状态,因此有如下驱动方法:使与第2开关电路23的一端连接的电压提供线VSL为与成对的第1开关电路22的一端连接的源极线SL相同的电压。在写入动作中,如果与同时为导通状态的第1开关电路22和第2开关电路23的各一端连接的源极线SL与电压提供线VSL的电压存在差,在源极线SL与电压提供线VSL间就会产生电流路径,位于其中间的节点的电压会发生变动,有可能无法对内部节点N1写入准确的像素电压V20。通过上述驱动方法能排除该可能性。此外,对基准线REF施加8V,晶体管T2为导通状态,因此晶体管T1的控制端子的电压与内部节点N1是相同的电压,因此对电压提供线VSL施加5V(第1电压状态),由此二极管连接状态的晶体管T1为逆偏置状态(截止状态),能使选择行的第1开关电路22为非导通状态。因此,除了上述驱动方法以外,也能排除在选择行中第1开关电路22和第2开关电路23同时为导通状态引起的问题(上述可能性)。这意味着在第6类型中,能实现使电压提供线VSL与栅极线GL平行地在横方向(行方向)上延伸的电路构成。[第4实施方式]在第4实施方式中,说明常时显示模式下的自极性反转动作与写入动作的关系。在常时显示模式下,写入动作不按每1帧执行,而是经过规定量的帧期间来间歇地执行写入动作。在此期间,全部像素电路2A为非选择状态,对全部栅极线GL施加非选择行电压-5V,对全部选择线SEL也施加非选择用电压-5V,第1开关电路22和第2开关电路23均为非导通状态,内部节点N1与源极线SL电分离。然而,如上所述,由于与内部节点N1连接的晶体管T4等的截止时的漏电电流,内部节点N1的像素电压V20缓慢变化。因此,当停止写入动作的帧期间的间隔变长时,由于液晶电压Vlc的变动会使显示图像发生变化。在该变化超过视觉上的允许限度前,需要进行再写入动作。在对相同的显示图像进行再写入动作的情况下,使相对电压Vcom的电压值在高电平(5V)与低电平(0V)之间反转,使对源极线SL施加的电压也在高电平(5V)与低电平(0V)之间反转,由此能对相同的像素数据进行再写入。这与现有的作为使用外部像素存储器的极性反转动作的“外部极性反转动作”相当。上述外部极性反转动作与写入动作完全相同,将1帧的量的像素数据分割为栅极线的个数的量的水平期间来进行写入,因此产生了需要使各列的源极线SL最大按每1水平期间变化,带来大的电力消耗。因此,在本实施方式中,在常时显示模式中,按图24的流程图示出的要领来组合执行自极性反转动作和写入动作,由此实现大幅度减少电力消耗。首先,按上述要领执行常时显示模式下的1帧的量的像素数据的写入动作(步骤#1)。步骤#1的写入动作后,经过与规定数量的帧期间的量相当的待机期间后,对常时显示模式下的1帧的量的像素电路2,按上述要领一并执行自极性反转动作(步骤#2)。其结果是,在上述待机期间的经过中,如图21~图23所示,发生像素电压V20的微小电压变动,随之液晶电压Vlc(=V20-Vcom)中也发生了同样的电压变动的电压被初始化,像素电压V20复原为进行写入动作紧后的像素电压V20(5V,0V),液晶电压Vl也成为以与进行写入动作紧后的电压值相同的绝对值发生极性反转的状态。因此,通过自极性反转动作同时实现液晶电压Vlc的刷新动作和极性反转动作。在步骤#2的自极性反转动作后,当在上述待机期间的经过中从外部接受新的像素数据的写入动作(数据改写)或者“外部极性反转动作”的请求时(步骤#3为是),返回步骤#1,执行新的像素数据或者以往的像素数据的写入动作。在上述待机期间的经过中没有接受该请求的情况(步骤#3为否)下,在经过上述待机期间后返回步骤#2,再次执行自极性反转动作。由此,每次经过上述待机期间都会反复执行自极性反转动作,因此能进行液晶电压Vlc的刷新动作和极性反转动作,防止液晶显示元件的恶化和显示质量的降低。当不进行自极性反转动作而仅以“外部极性反转动作”进行刷新动作时,为用上述数学式1示出的关系式表达的功耗,而在以相同的刷新率反复进行自极性反转动作的情况下,全部源极线电压的驱动次数为1次,因此数学式1中的变量n为1,当假定显示分辨率(像素数)为VGA时,m=1920,n=480,因此可以期待减少到480分之1程度的功耗。将步骤#3中的“外部极性反转动作”的要求间隔设定为例如自极性反转动作的反复周期的10倍至1000倍程度,由此数学式1中的变量f减少到10分之1至1000分之1,因此能大幅度抑制外部极性反转动作的实施带来的功耗的增加。另外,在本实施方式中,同时采用自极性反转动作和外部极性反转动作的理由是为了应对如下情况:假如最初是正常动作的像素电路2,由于老化变化,第2开关电路23或者控制电路24会发生故障,虽然能无障碍地实施写入动作,但是在一部分像素电路2中出现不能正常执行自极性反转动作的状态。也就是说,当仅依赖于自极性反转动作时,当该一部分像素电路2的显示出现恶化,该恶化就固定了,而通过同时采用外部极性反转动作,能防止该显示缺陷的固定化。[第5实施方式]在第5实施方式中,参照附图说明图5~图8、图11和图12示出的第1类型至第6类型的电路构成的像素电路2A~2F进行的通常显示模式下的写入动作。通常显示模式的写入动作是如下动作:将1帧的量的像素数据按水平方向(行方向)的每个显示线进行分割,在每1水平期间对各列的源极线SL施加与1显示线的量的各像素数据对应的多灰度级的模拟电压,并且对选择的显示线(选择行)的栅极线GL施加选择行电压8V,使该选择行的全部像素电路2的第1开关电路22为导通状态,将各列的源极线SL的电压转送到选择行的各像素电路2的内部节点N1。对选择的显示线以外(非选择行)的栅极线GL,为了使该选择行的全部像素电路2的第1开关电路22为非导通状态,施加非选择行电压-5V。此外,以下说明的写入动作的各信号线的电压施加的定时控制由图1示出的显示控制电路11进行,各个电压施加由显示控制电路11、相对电极驱动电路12、源极驱动器13、栅极驱动器14进行。图25示出代表第1类型至第6类型使用第1类型的像素电路2A的写入动作的时序图。在图25中,示出了1帧期间的2个栅极线GL1、GL2、2个源极线SL1、SL2、选择线SEL、基准线REF、辅助电容线CSL的各电压波形以及相对电压Vcom的电压波形。1帧期间被分割为栅极线GL的个数的量的水平期间,在各水平期间选择的栅极线GL1~GLn按顺序被分配。在图25中,示出了最初的2水平期间的2个栅极线GL1、GL2的电压变化。在第1水平期间,对栅极线GL1施加选择行电压8V,对栅极线GL2施加非选择行电压-5V,在第2水平期间,对栅极线GL2施加选择行电压8V,对栅极线GL1施加非选择行电压-5V,在此以后的水平期间,对各个栅极线GL1、GL2施加非选择行电压-5V。对各列的源极线SL(在图25中,代表性地示出2个源极线SL1、SL2)施加与对应于每个水平期间的显示线的像素数据对应的多灰度级的模拟电压(图中,用网格来显示多灰度级)。此外,相对电压Vcom按每1水平期间变化(相对AC驱动),因此该模拟电压为与相同的水平期间中的相对电压Vcom对应的电压值。也就是说,施加到源极线SL的模拟电压设定为:通过由数学式2赋予的液晶电压Vlc仅在相对电压Vcom为5V时和为0V时电压极性不同,为与像素数据对应的相同的绝对值。在第1类型至第4类型的像素电路2A~2D中,第1开关电路22仅由晶体管T4构成,因此第1开关电路22的导通非导通的控制仅由晶体管T4进行导通截止控制就够了。另外,第2开关电路23在写入动作中不需要为导通状态,为了防止在非选择行的像素电路2A中第2开关电路23为导通状态,以1帧期间的时间对与全部像素电路2A连接的选择线SEL施加非选择用电压-5V(0V也可以)。为了使晶体管T2与内部节点N1的电压状态无关地为常时导通状态,以1帧期间的时间对基准线REF施加比模拟电压的最大电压VH(例如5V)高阈值电压(2V程度)以上的8V。由此,输出节点N2与内部节点N1电连接,能将与内部节点N1连接的第1电容元件C1用于像素电压V20的保持,有利于像素电压V20的稳定化。如上述那样,按每1水平期间对相对电压Vcom进行相对AC驱动,因此辅助电容线CSL以与相对电压Vcom相同的电压被驱动。这是由于像素电极20通过液晶层而与相对电极80进行电容耦合,并且通过辅助电容元件C2而与辅助电容线CSL进行电容耦合,因此当使辅助电容元件C2的辅助电容线CSL侧的电压固定时,相对电压Vcom的变化在辅助电容线CSL与辅助电容元件C2间被分配,出现于像素电极20,会使非选择行的像素电路2的液晶电压Vlc发生变动。因此,用与相对电压Vcom相同的电压驱动全部辅助电容线CSL,由此相对电极80和像素电极20的电压向相同的电压方向变化,能抑制上述非选择行的像素电路2的液晶电压Vlc的变动。第2类型的像素电路2B与第1类型的不同之处仅在于电压提供线VSL由基准线REF兼用这一点,对各信号线的电压施加由与第1类型完全相同的定时相同的电压进行动作。同样,第3类型的像素电路2C与第1类型的不同之处仅在于电压提供线VSL由辅助电容线CSL兼用这一点,对各信号线的电压施加以与第1类型完全相同的定时相同的电压进行动作。第4类型的像素电路2D与第1类型至第3类型的不同之处仅在于电压提供线VSL是独立的信号线这一点,对电压提供线VSL以外的各信号线的电压施加以与第1类型至第3类型完全相同的定时相同的电压进行动作。对选择线SEL施加非选择用电压-5V(0V也可以)来使晶体管T3为截止状态,只要使第2开关电路23为非导通状态即可,不需要对电压提供线VSL施加与源极线SL相同的电压,虽未图示,但是只要固定为规定的固定电压(例如,0V)即可。在第5类型的像素电路2E中,第1开关电路22包括晶体管T3与晶体管T4的串联电路,因此第1开关电路22的导通非导通的控制除了晶体管T4的导通截止控制以外,还需要晶体管T3的导通截止控制。因此,与第1类型至第4类型不同,在第5类型中,不是一并控制全部选择线SEL,而是与栅极线GL同样,以行为单位分别地控制。也就是说,按每行各设置1个选择线SEL,与栅极线GL1~GLn数目相同,与栅极线GL1~GLn同样按顺序选择。在第1水平期间,对与栅极线GL1同一行的选择线SEL1施加选择用电压8V,对与栅极线GL2同一行的选择线SEL2施加非选择用电压-5V(0V也可以),在第2水平期间,对选择线SEL2施加选择用电压8V,对选择线SEL1施加非选择用电压-5V(0V也可以),在此以后的水平期间,对选择线SEL1、SEL2分别施加非选择用电压-5V(0V也可以)。对基准线REF和辅助电容线CSL的施加电压以及相对电压Vcom与图25示出的第1类型是相同的。在第6类型的像素电路2F中,第1开关电路22包括晶体管T3与晶体管T4的串联电路,因此除了晶体管T4的导通截止控制以外,第1开关电路22的导通非导通的控制还需要晶体管T3的导通截止控制,这一点与第5类型的情况相同。第6类型的像素电路2F与第5类型的不同之处在于电压提供线VSL是独立的信号线这一点,因此另外需要对电压提供线VSL的电压控制。在第6类型中,电压提供线VSL与源极线SL平行地在纵方向(列方向)上延伸,设为能以列为单位分别地驱动的情况下,与第5类型同样,在选择行中有可能第1开关电路22与第2开关电路23双放同时为导通状态,因此有如下驱动方法:使与第2开关电路23的一端连接的电压提供线VSL为与成对的第1开关电路22的一端连接的源极线SL相同的电压。在写入动作中,如果与同时为导通状态的第1开关电路22和第2开关电路23的各一端连接的源极线SL与电压提供线VSL的电压存在差,在源极线SL与电压提供线VSL间就会产生电流路径,位于其中间的节点的电压会发生变动,有可能无法对内部节点N1写入准确的像素电压V20。通过上述驱动方法能排除该可能性。此外,对基准线REF施加8V,晶体管T2为导通状态,因此晶体管T1的控制端子的电压与内部节点N1是相同的电压,因此对电压提供线VSL施加在写入动作中对源极线SL施加的电压的上限值以上的电压,由此二极管连接状态的晶体管T1为逆偏置状态(截止状态),能使选择行的第1开关电路22为非导通状态。因此,除了上述驱动方法以外,也能排除在选择行中第1开关电路22和第2开关电路23同时为导通状态引起的问题(上述可能性)。这意味着在第6类型中,能实现使电压提供线VSL与栅极线GL平行地在横方向(行方向)上延伸的电路构成。此外,在通常显示模式的写入动作中,作为按每1水平期间使各显示线的极性反转的方法,除了上述“相对AC驱动”以外,还有作为相对电压Vcom对相对电极80施加规定的固定电压的方法。在这种情况下,对像素电极20施加的电压以相对电压Vcom为基准按每1水平期间交替为正电压的情况和为负电压的情况。在这种情况下,有将该像素电压通过源极线SL直接写入的方法;以及写入以相对电压Vcom为中心的电压范围的电压后,通过使用辅助电容元件Cs的电容耦合进行电压调整,使其以相对电压Vcom为基准为正电压或者负电压中的任一方的方法。在这种情况下,辅助电容线CSL不在与相对电压Vcom相同的电压下被驱动,而是以行为单位分别地进行脉冲驱动。对于通常显示模式下的写入动作,只要以上述要领进行选择线SEL、基准线REF、电压提供线VSL的控制,第1类型至第6类型的电路构成的像素电路2A~2F就能应用于各种写入方法。此外,在本实施方式中,在通常显示模式的写入动作中,采用按每1水平期间使各显示线的极性反转的方法,但是这是为了消除以1帧为单位进行极性反转的情况下发生的以下示出的故障。此外,作为消除该故障的方法,还有按每列进行极性反转驱动的方法、在行和列方向上同时以像素为单位进行极性反转驱动的方法。假定如下情况:在某个帧F1中,在全部像素中施加正极性的液晶电压Vlc,在下一个帧F2中,在全部像素中施加负极性的液晶电压Vlc。即使在对液晶层施加相同绝对值的电压的情况下,有时也会视正极性还是负极性而使光的透射率产生微小的差异。在显示高画质的静止图像的情况下,该微小的差异的存在可能在帧F1和帧F2中使显示样式发生微小的变化。另外,在动态图像显示时,在帧间应为相同内容的显示内容的显示区域内中,也可能使其显示样式发生微小的变化。在进行高画质的静止图像、动态图像的显示时,假定这种微小的变化也能视觉识别的情况。并且,通常显示模式是显示这种高画质的静止图像、动态图像的模式,因此上述微小的变化有可能被视觉识别。为了避免这种现象,在本实施方式中,在相同帧内按每个显示线使极性反转。由此,在相同帧内,也在显示线间施加不同极性的液晶电压Vlc,因此能抑制对基于液晶电压Vlc的极性的显示图像数据造成影响。[其它实施方式]以下说明其它实施方式。〈1〉在通常显示模式和常时显示模式的写入动作时,也可以对基准线REF赋予低电平电压,使晶体管T2为截止状态。由此,内部节点N1与输出节点N2电分离,其结果是像素电极20的电位不受写入动作前的输出节点N2的电压的影响。由此,像素电极20的电压能准确地反映源极线SL的施加电压,能无误差地显示图像数据。但是,在内部节点N1的总寄生电容远远大于输出节点N2的总寄生电容的情况下,内部节点N1的电压在写入动作时几乎不受输出节点N2的电压的影响,因此也可以不用太考虑上述问题。〈2〉在上述实施方式中,说明了自极性反转动作以1帧为单位以全部像素电路为对象实施的情况,但是也可以例如将1帧分割为包括一定数量的行的多个行组,以该行组为单位执行。例如,也可以依次反复对偶数行的像素电路执行自极性反转动作,对奇数行的像素电路执行下一个自极性反转动作。通过这样将偶数行和奇数行分离来进行自极性反转动作,在由于自极性反转动作而产生微小的显示误差的情况下,通过使该微小的误差分散到每个偶数行或者每个奇数行,能使对显示图像的影响更小。同样,也可以将1帧分割为包括一定数量的列的多个列组,以该列组为单位来执行。〈3〉在上述实施方式中,构成为相对于在有源矩阵基板10上的全部像素电路2,具备第2开关电路23和控制电路24。与此相对,在构成为在有源矩阵基板10上具备进行透射液晶显示的透射像素部和进行反射液晶显示的反射像素部的两种像素部的情况下,也可以构成为仅在反射像素部的像素电路中具备第2开关电路23和控制电路24,在透射显示部的像素电路中不具备第2开关电路23和控制电路24。在这种情况下,在通常显示模式时利用透射像素部进行图像显示,在常时显示模式时利用反射像素部进行图像显示。通过这样构成,能减少形成于有源矩阵基板10整体的元件数量。〈4〉在上述实施方式中,构成为各像素电路2具备辅助电容元件C2,但是也可以构成为不具备辅助电容元件C2。另外,辅助电容元件C2所连接的辅助电容线CSL和第1电容元件C1所连接的辅助电容线CSL也可以包括由其它的信号线,在这种情况下,也可以施加不同的固定电压。〈5〉在上述实施方式中,假定了各像素电路2的显示元件部21仅由单位液晶显示元件LC构成的情况,但是如图26所示,也可以构成为在内部节点N1与像素电极20之间具备模拟放大器Amp(电压放大器)。在图26中,作为一个例子,构成为输入辅助电容线CSL和电源线Vcc作为模拟放大器Amp的电源用线。在这种情况下,赋予给内部节点N1的电压通过利用模拟放大器Amp设定的放大率η放大,放大后的电压被提供给像素电极20。因此,是能将内部节点N1的微小的电压变化反映于显示图像的构成。此外,在图26的构成的情况下,在常时显示模式的自极性反转动作下,内部节点N1的电压由放大率η放大并被提供给像素电极20,因此通过调整对源极线SL和电压提供线VSL(包括由源极线SL、基准线REF、辅助电容线CSL兼用的情况)施加的第1电压状态和第2电压状态的电压差,能使提供给像素电极20的第1电压状态和第2电压状态的电压与相对电压Vcom的高电平和低电平的电压一致。〈6〉在上述实施方式中,将像素电路2内的晶体管T1~T4假定为N沟道型的多晶硅TFT,但是也可以是使用P沟道型的TFT的构成、使用非晶硅TFT的构成。在使用P沟道型的TFT的构成的显示装置中,也能通过进行使电源电压和作为已叙述的动作条件而示出的电压值的正负反转、使事件A和事件B中的施加电压反转、在常时显示模式的写入动作中将处于第1电压状态(5V)和第2电压状态(0V)的电压置换为第1电压状态(0V)和第2电压状态(5V)等,与上述各实施方式同样地使像素电路2动作,能得到同样的效果。〈7〉在上述实施方式中,作为常时显示模式下的像素电压V20和相对电压Vcom的第1电压状态和第2电压状态的电压值假定了0V和5V,对各信号线施加的电压值也与之相应地设定为-5V、0V、5V、8V,但是这些电压值能根据使用的液晶元件和晶体管元件的特性(阈值电压等)而适当变更。附图标记说明1:显示装置;2、2A~2F:像素电路;10:有源矩阵基板;11:显示控制电路;12:相对电极驱动电路;13:源极驱动器;14:栅极驱动器;20:像素电极;21:显示元件部;22:第1开关电路;23:第2开关电路;24:控制电路;74:密封材料;75:液晶层;80:相对电极;81:相对基板;C1:第1电容元件;C2:辅助电容元件;CML:相对电极配线;CSL:辅助电容线;Ct:定时信号;DA:数字图像信号;Dv:数据信号;GL(GL1、GL2、......、GLn):栅极线;Gtc:扫描侧定时控制信号;LC:单位液晶显示元件;N1:内部节点;N2:输出节点;REF:基准线;SEL:选择线;Sec:相对电压控制信号;SL(SL1、SL2、......、SLm):源极线;Stc:数据侧定时控制信号;T1、T2、T3、T4:晶体管;V20:像素电压;Vcom:相对电压;Vlc:液晶电压。